時(shí)間：2022-06-12 06:29:28
導(dǎo)語(yǔ)：在集成電路設(shè)計(jì)論文的撰寫旅程中，學(xué)習(xí)并吸收他人佳作的精髓是一條寶貴的路徑，好期刊匯集了九篇優(yōu)秀范文，愿這些內(nèi)容能夠啟發(fā)您的創(chuàng)作靈感，引領(lǐng)您探索更多的創(chuàng)作可能。
1.1施工現(xiàn)場(chǎng)條件的變化要求進(jìn)行聯(lián)合設(shè)計(jì)
根據(jù)《公路工程基本建設(shè)項(xiàng)目設(shè)計(jì)文件編制辦法》要求，公路工程基本建設(shè)項(xiàng)目一般采用兩階段設(shè)計(jì)，即初步設(shè)計(jì)和施工圖設(shè)計(jì)，對(duì)于技術(shù)復(fù)雜、基礎(chǔ)資料缺乏和不足的建設(shè)項(xiàng)目或建設(shè)項(xiàng)目中的特大橋、長(zhǎng)隧道、大型地質(zhì)災(zāi)害治理等，必要時(shí)采用三階段設(shè)計(jì)，即初步設(shè)計(jì)、技術(shù)設(shè)計(jì)、施工圖設(shè)計(jì)。機(jī)電工程屬于高速公路的三期工程，在主體工程、路面工程之后進(jìn)行招標(biāo)，但在一期隧道工程施工時(shí)，就涉及隧道機(jī)電安裝工程的預(yù)留預(yù)埋施工和橋梁護(hù)欄外側(cè)的管箱托架施工，在二期路面工程施工時(shí)，又涉及通信管道、道路橫穿鋼管、收費(fèi)島施工，三期施工時(shí)，又和房建工程、綠化工程等交叉施工作業(yè)。因此，與機(jī)電工程相關(guān)的工作貫穿了整個(gè)高速公路項(xiàng)目實(shí)施的全過程。由于機(jī)電工程與主體工程設(shè)計(jì)存在差異，而交通主管部門對(duì)機(jī)電工程的設(shè)計(jì)階段和設(shè)計(jì)時(shí)機(jī)沒有明確，一般情況下，在主體工程施工時(shí)，機(jī)電工程設(shè)計(jì)已經(jīng)開始招標(biāo)并設(shè)計(jì)完成，而土建施工尤其是山區(qū)高速公路，主體變更較多以及相關(guān)位置的不確定、不明確導(dǎo)致機(jī)電工程設(shè)計(jì)只能是示意圖而不是詳細(xì)的施工圖。例如隧道洞外的箱式變電站及永久性變電站選址變化帶來的電纜用量的不確定，隧道消防高低位水池的選址帶來的洞外消防管道及路由的變化，通信管道路由的變化。一方面，機(jī)電工程設(shè)計(jì)需要提前，以便主體施工時(shí)正確澆筑預(yù)留預(yù)埋;另一方面，機(jī)電工程設(shè)計(jì)需要滯后，待相關(guān)環(huán)境、地址條件明確后確定最終方案。在這兩者矛盾之間，根據(jù)施工和管理情況來看，最好還是加上機(jī)電施工單位進(jìn)場(chǎng)后的聯(lián)合設(shè)計(jì)，針對(duì)具體的情況變化作出最終的施工圖設(shè)計(jì)，進(jìn)一步明確工程量，減少工程實(shí)施期間的變更工作量。聯(lián)合設(shè)計(jì)需明確的界面問題有:機(jī)電工程施工圖設(shè)計(jì)中就機(jī)電工程與相關(guān)工程界面已做劃分，在聯(lián)合設(shè)計(jì)階段需要進(jìn)一步劃分機(jī)電工程內(nèi)部界面。更加細(xì)致、明確的劃分機(jī)電工程內(nèi)部通信、收費(fèi)、監(jiān)控、供配電照明、通風(fēng)和消防各系統(tǒng)之間的界面，將界面模糊處細(xì)化，落實(shí)責(zé)任，便于施工管理。在房建工程(機(jī)房、監(jiān)控中心的要求)、交安工程(道路監(jiān)控外場(chǎng)設(shè)備與交通標(biāo)志的遮擋、移位)、綠化工程(外場(chǎng)設(shè)備電纜敷設(shè)與綠化植草、植樹)的交叉界面處，應(yīng)從界面劃分會(huì)議紀(jì)要，雙方共同持有，相互檢查，共同遵守。
1.2設(shè)備具體化后需要聯(lián)合設(shè)計(jì)
機(jī)電安裝工程涉及大量的設(shè)備，建設(shè)方在招標(biāo)文件中不能對(duì)每一個(gè)設(shè)備進(jìn)行明確品牌、型號(hào)、規(guī)格，只能對(duì)關(guān)鍵設(shè)備采取推薦小名單的形式。而中標(biāo)單位的投標(biāo)文件中對(duì)每一個(gè)設(shè)備已明確了品牌、型號(hào)、規(guī)格，是對(duì)施工圖設(shè)計(jì)示意圖的明確，但是相應(yīng)的接線圖不能反映出來，不能指導(dǎo)施工安裝。因此就需要在聯(lián)合設(shè)計(jì)中，細(xì)化到具體接線端子的接線圖、背板圖、配置圖等。通過聯(lián)合設(shè)計(jì)從根本上達(dá)到能夠照?qǐng)D施工的指導(dǎo)意義，進(jìn)一步明確相關(guān)系統(tǒng)設(shè)備連接，為加快施工、加強(qiáng)施工管理、運(yùn)維管理提供詳細(xì)的第一手資料，也為后期的交竣工驗(yàn)收需要的竣工圖紙打下了基礎(chǔ)，所以說，聯(lián)合設(shè)計(jì)是必要的設(shè)計(jì)階段。
2土建整改的計(jì)量支付問題
由于機(jī)電工程從國(guó)家批復(fù)初步設(shè)計(jì)到開始實(shí)施機(jī)電工程建設(shè)，通常有3年或更長(zhǎng)的時(shí)間差，3年以后，原設(shè)計(jì)與現(xiàn)場(chǎng)實(shí)際情況會(huì)較大出入。在隧道主體工程施工、二期路面工程施工時(shí)造成預(yù)留預(yù)埋施工無(wú)法滿足或未考慮機(jī)電工程的需求，造成機(jī)電設(shè)備安裝需要調(diào)整設(shè)計(jì)，對(duì)后期運(yùn)營(yíng)造成較大的安全隱患。例如，風(fēng)機(jī)預(yù)埋件與洞內(nèi)車道指示器預(yù)埋件距離過近問題;風(fēng)機(jī)預(yù)埋件移位、缺失問題;主體施工圖在施工過程中，施工方案、運(yùn)營(yíng)單位新的功能性需求、各種原因造成的土建變更等都相應(yīng)的影響后續(xù)機(jī)電工程的設(shè)計(jì)與施工，尤其是隧道中機(jī)電工程，承包人進(jìn)場(chǎng)后首先就是熟悉施工現(xiàn)場(chǎng)條件，了解現(xiàn)場(chǎng)預(yù)留預(yù)埋情況是否符合機(jī)電設(shè)備安裝要求。在土建主體處于收尾的匆忙階段，大量的施工人員退場(chǎng)，預(yù)留預(yù)埋工程的不合格，必須由機(jī)電承包人來進(jìn)行整改，以達(dá)到設(shè)備安裝的前提條件。但是由于土建主體澆筑的定型鋼模的使用或者一期與三期施工圖的變化，往往造成一錯(cuò)都錯(cuò)的情況發(fā)生，因此土建整改工程量就比較大?，F(xiàn)階段的機(jī)電招標(biāo)文件中沒有土建整改費(fèi)用報(bào)價(jià)細(xì)目，造成工程實(shí)施過程中產(chǎn)生較大的變更費(fèi)用，針對(duì)這種情況，建議在機(jī)電工程招標(biāo)文件中增加土建整改費(fèi)用報(bào)價(jià)細(xì)目，采取標(biāo)前現(xiàn)場(chǎng)考察的方式報(bào)價(jià)，施工過程中監(jiān)理留存整改工程照片作為計(jì)量支付的依據(jù)，減少工程實(shí)施過程中的變更費(fèi)用，使之更加貼近工程預(yù)算費(fèi)用。
3提高現(xiàn)場(chǎng)管理的認(rèn)識(shí)，加強(qiáng)管理
高速公路建設(shè)主體工程投資大，建設(shè)周期長(zhǎng)，經(jīng)常由于主體的收尾匆忙導(dǎo)致機(jī)電安裝的突擊施工，給工程質(zhì)量留下隱患;時(shí)間緊、任務(wù)重，導(dǎo)致分系統(tǒng)調(diào)試和聯(lián)網(wǎng)調(diào)試時(shí)間壓縮，在試運(yùn)行階段進(jìn)行大量的完善工作，導(dǎo)致安全、質(zhì)量隱患頻出。機(jī)電工程施工與土建、路面、房建、交安、綠化、隧道裝修施工的交叉作業(yè)，沒有強(qiáng)有力的協(xié)調(diào)、項(xiàng)目主要管理人員的大力支持，就會(huì)出現(xiàn)牽強(qiáng)的設(shè)計(jì)、勉強(qiáng)的施工，給運(yùn)營(yíng)維護(hù)造成很大的困難。高速公路機(jī)電工程在高速公路總造價(jià)中所占比例雖然不大，但其地位卻十分重要，是投入運(yùn)營(yíng)后的最重要的組成部分，是發(fā)揮高速公路經(jīng)濟(jì)效益、保障行駛安全必不可少的配套設(shè)施。因此在建設(shè)時(shí)必須引起建設(shè)項(xiàng)目管理人員的高度重視，在道路開通的壓力下，管理好機(jī)電工程，為運(yùn)營(yíng)公司留出合理的施工時(shí)間，提交一個(gè)處于良好運(yùn)行狀態(tài)的機(jī)電系統(tǒng)。
4結(jié)語(yǔ)
（南京郵電大學(xué)電子科學(xué)與工程學(xué)院，江蘇 南京 210023）
【摘 要】本文從分析集成電路設(shè)計(jì)實(shí)踐教學(xué)的特點(diǎn)入手，對(duì)集成電路設(shè)計(jì)實(shí)驗(yàn)中引入研究型實(shí)踐教學(xué)模式的必要性、作用分析及具體實(shí)施方法進(jìn)行了具體探討，并提出了研究型實(shí)踐教學(xué)對(duì)老師、對(duì)學(xué)生的要求。
關(guān)鍵詞 實(shí)踐教學(xué)；集成電路
基金項(xiàng)目：南京郵電大學(xué)教改項(xiàng)目（JG03314JX17）。
作者簡(jiǎn)介：夏曉娟（1982—），女，南京郵電大學(xué)，副教授，從事集成電路設(shè)計(jì)領(lǐng)域的教學(xué)與科研工作。
隨著教育改革的不斷深入，隨著我國(guó)電子信息技術(shù)飛速發(fā)展，迎來了空前的發(fā)展機(jī)遇。傳統(tǒng)集成電路設(shè)計(jì)和生產(chǎn)流程近年來已經(jīng)發(fā)生了改變，且電子產(chǎn)品發(fā)展迅速，集成電路設(shè)計(jì)是與最前沿科技緊密相連的一個(gè)方向，相關(guān)的課程也應(yīng)與前沿科技緊密相連，課程的學(xué)習(xí)更要注重理論聯(lián)系實(shí)際，培養(yǎng)學(xué)生的科學(xué)思維能力和分析問題解決問題的能力。因此，集成電路設(shè)計(jì)實(shí)驗(yàn)應(yīng)在傳統(tǒng)的實(shí)踐教學(xué)方法基礎(chǔ)上，在“研究型實(shí)踐教學(xué)模式”方面進(jìn)行探討和實(shí)踐?！把芯啃蛯?shí)踐教學(xué)模式”是指在實(shí)踐教學(xué)中指導(dǎo)學(xué)生將所學(xué)理論知識(shí)用于行業(yè)實(shí)際問題分析的一種實(shí)踐方法，旨在培養(yǎng)學(xué)生創(chuàng)造性的運(yùn)用知識(shí)、自主的發(fā)現(xiàn)問題、研究問題，并解決問題的能力[1-2]。
1 確立研究型實(shí)踐教學(xué)模式的必要性
集成電路（Integrated Circuit，IC）產(chǎn)業(yè)是信息產(chǎn)業(yè)的基礎(chǔ)和核心，隨著我國(guó)電子信息技術(shù)飛速發(fā)展，迎來了空前的發(fā)展機(jī)遇。傳統(tǒng)集成電路設(shè)計(jì)和生產(chǎn)流程近年來已經(jīng)發(fā)生了改變，大多設(shè)計(jì)均采用無(wú)生產(chǎn)線設(shè)計(jì)，加工采用代工方式。成電路設(shè)計(jì)具有一定的特殊性，集成電路設(shè)計(jì)過程需要集成電路專業(yè)人才經(jīng)過嚴(yán)格的實(shí)踐訓(xùn)練并且積累一定的工程實(shí)踐經(jīng)驗(yàn)。全國(guó)集成電路設(shè)計(jì)相關(guān)企業(yè)對(duì)于人才的需要也越來越嚴(yán)格，越來越需要能力型的、具有創(chuàng)造力的人才，應(yīng)聘的條件之一就是需要有集成電路設(shè)計(jì)的相關(guān)經(jīng)驗(yàn)。作為一般理工科院校集成電路專業(yè)的發(fā)展在一定程度上缺乏對(duì)集成電路設(shè)計(jì)應(yīng)用型人才培養(yǎng)的認(rèn)識(shí)。因此，我們應(yīng)該改變傳統(tǒng)觀念，樹立IC設(shè)計(jì)研究型人才培養(yǎng)觀。
集成電路設(shè)計(jì)實(shí)踐主要是提供學(xué)生一個(gè)實(shí)踐平臺(tái)，采用先進(jìn)的集成電路仿真軟件，將書本上的知識(shí)采用模擬的方法進(jìn)行加深理解。實(shí)踐內(nèi)容既是電路、模擬電子技術(shù)、數(shù)字電子技術(shù)以及課程設(shè)計(jì)中所學(xué)知識(shí)的應(yīng)用，又是與最前沿科技緊密聯(lián)系的。而傳統(tǒng)的教學(xué)內(nèi)容和教學(xué)模式，缺乏對(duì)學(xué)生創(chuàng)造力的培養(yǎng)，也缺乏與前沿科技的聯(lián)系，因此需要進(jìn)行教學(xué)改革的探討和實(shí)踐。
隨著教育改革的不斷深入，傳統(tǒng)的實(shí)踐教學(xué)中“以教師為中心”、“以灌輸為主要方式”的教學(xué)模式已無(wú)法適應(yīng)時(shí)代的要求。先進(jìn)的教學(xué)模式是人才培養(yǎng)的關(guān)鍵措施。研究型教學(xué)模式，又稱為研討式教學(xué)模式，是指教師以課程內(nèi)容和學(xué)生的知識(shí)積累為基礎(chǔ)，引導(dǎo)學(xué)生創(chuàng)造性地運(yùn)用知識(shí)、自主地發(fā)現(xiàn)問題、研究問題和解決問題，以學(xué)生為中心，以知識(shí)掌握為基礎(chǔ)，以能力培養(yǎng)為主線，以提高素質(zhì)為目的的一種新模式。集成電路設(shè)計(jì)實(shí)踐同樣需要采用先進(jìn)的教學(xué)方式，提高學(xué)生的創(chuàng)新能力，培養(yǎng)研究型IC設(shè)計(jì)人才。
2 研究型實(shí)踐教學(xué)模式的作用分析
集成電路設(shè)計(jì)實(shí)踐引入研究型實(shí)踐教學(xué)模式，可以使相關(guān)領(lǐng)域的學(xué)生真正實(shí)現(xiàn)學(xué)有所用，不僅學(xué)習(xí)了集成電路設(shè)計(jì)的軟件知識(shí)，同時(shí)可以將課堂的理論知識(shí)通過工藝模型、電路設(shè)計(jì)、仿真方法來復(fù)現(xiàn)，從而更深入的理解理論知識(shí)，而且可以通過一些電路實(shí)例來解釋生活中的一些現(xiàn)象，激發(fā)學(xué)習(xí)的興趣。
集成電路設(shè)計(jì)是實(shí)踐性很強(qiáng)的一個(gè)方向，要求將工藝、器件、電路、版圖四個(gè)方面的理論課程融會(huì)貫通，而傳統(tǒng)的實(shí)踐教學(xué)旨在加強(qiáng)學(xué)生對(duì)軟件的認(rèn)識(shí)，忽略對(duì)理論內(nèi)容的加深與貫通。通過研究型實(shí)踐教學(xué)模式的開展，可以在保證教學(xué)大綱不變的前提下，通過選擇適用性較強(qiáng)的實(shí)踐內(nèi)容，使學(xué)生一方面能夠?qū)⒏鏖T理論課的知識(shí)加深及貫通，另一方面可以使學(xué)生接觸到用人單位感興趣的課題內(nèi)容，有利于學(xué)生加強(qiáng)實(shí)踐的動(dòng)力和持續(xù)進(jìn)步。通過研究型實(shí)踐，對(duì)學(xué)校而言，可以培養(yǎng)更優(yōu)秀學(xué)生；對(duì)學(xué)生而言，可以掌握前沿知識(shí)、促進(jìn)就業(yè)。
研究型實(shí)踐成果的實(shí)現(xiàn)為學(xué)生的晉升、發(fā)展提供支持。學(xué)生的實(shí)踐研究成果如能公開發(fā)表或獲獎(jiǎng)，能解決實(shí)際工作中的問題，這無(wú)形中為學(xué)生在工作崗位上的晉升、發(fā)展增加籌碼。這在最大程度上激發(fā)學(xué)生的實(shí)踐興趣，是其他任何實(shí)踐模式都不可比擬的。同時(shí)，研究型實(shí)踐教學(xué)鼓勵(lì)學(xué)生多看文獻(xiàn)、多寫總結(jié)報(bào)告，這也為學(xué)生撰寫本科畢業(yè)論文打下良好的基礎(chǔ)。
3 研究型實(shí)踐教學(xué)模式的具體實(shí)施
3．1 課程結(jié)構(gòu)優(yōu)化
指導(dǎo)學(xué)生接觸各類資料，能夠提出問題，進(jìn)而解決問題以掌握知識(shí)、應(yīng)用知識(shí)，完成對(duì)知識(shí)的一個(gè)探求過程；對(duì)實(shí)驗(yàn)內(nèi)容進(jìn)行適當(dāng)調(diào)整和完善，使課程體系更全面更科學(xué)，更能貼近行業(yè)發(fā)展，更能體現(xiàn)學(xué)生的主動(dòng)性。
3.2 采用課堂討論進(jìn)行專題研討的教學(xué)方法
在研究型實(shí)踐教學(xué)模式中，師生互動(dòng)有助于學(xué)生對(duì)基本概念、基本理論、基本方法的理解和掌握。根據(jù)課程需要，結(jié)合國(guó)內(nèi)外的研究現(xiàn)狀和發(fā)展趨勢(shì)，采用與行業(yè)內(nèi)吻合的實(shí)驗(yàn)軟件，挑選合適的電路原型做仿真設(shè)計(jì)，并共同探討電路的優(yōu)化方案。
3．3 專業(yè)資料查詢能力培養(yǎng)
為學(xué)生提供研究資料或指導(dǎo)學(xué)生進(jìn)行資料查詢、整理，鼓勵(lì)學(xué)生從圖書館、書店、網(wǎng)絡(luò)等各種途徑查閱文獻(xiàn)資料，以充實(shí)自己的研究基礎(chǔ)。提醒學(xué)生要對(duì)已收集的資料進(jìn)行批判性的研究，去偽存真，指導(dǎo)學(xué)生從這些資料中總結(jié)、分析、解釋與實(shí)踐研究課題相關(guān)的理論、知識(shí)經(jīng)驗(yàn)以及前人的研究成果。
3．4 指導(dǎo)學(xué)生撰寫專題論文（報(bào)告）
在研究型實(shí)踐教學(xué)過程中，指導(dǎo)學(xué)生通過論文、調(diào)查報(bào)告、工作研究、分析報(bào)告、可行性論證報(bào)告等形式記錄實(shí)踐研究成果。在撰寫論文時(shí)，要求學(xué)生要了解實(shí)踐課題研究報(bào)告的一般撰寫格式；要先擬訂論文的寫作提綱，組織好論文的結(jié)構(gòu)，做到綱舉目張；會(huì)用簡(jiǎn)練、嚴(yán)謹(jǐn)、準(zhǔn)確的語(yǔ)言表達(dá)自己的思想，不追求文章的長(zhǎng)短。指導(dǎo)學(xué)生開展專題電路討論，由學(xué)生根據(jù)自己感興趣的課題來查找文獻(xiàn)資料，進(jìn)行研究，完成電路設(shè)計(jì)和仿真，最后完成專題論文的撰寫。
3．5 鼓勵(lì)學(xué)生參與課題研究
為調(diào)動(dòng)學(xué)生參與科研創(chuàng)新活動(dòng)的積極性，激發(fā)學(xué)生的創(chuàng)新思維，提高學(xué)生實(shí)踐創(chuàng)新能力，鼓勵(lì)學(xué)生參加老師的課題，鍛煉學(xué)生的動(dòng)手能力，培養(yǎng)“研究型”的思維模式。
4 研究型實(shí)踐教學(xué)模式對(duì)教師和學(xué)生的要求
4．1 研究型實(shí)踐教學(xué)模式對(duì)教師的要求
研究型實(shí)踐教學(xué)模式的實(shí)施對(duì)任課教師提出了新的要求：一是要熟練地掌握課程的基礎(chǔ)知識(shí)和內(nèi)在結(jié)構(gòu)，還要掌握與課程相關(guān)的專業(yè)基礎(chǔ)知識(shí)和實(shí)踐的基本技能；二是要掌握學(xué)科最新信息，不斷更新知識(shí)，了解課程所涉及學(xué)科的最新動(dòng)態(tài)和取得的最新研究成果；三是要熟練運(yùn)用科學(xué)研究的方法和手段。這些都對(duì)教師提出了更高的要求。
4.2 研究型實(shí)踐教學(xué)模式對(duì)學(xué)生的要求
研究型實(shí)踐教學(xué)模式對(duì)學(xué)生的要求：一是學(xué)生要有一定的知識(shí)積累，儲(chǔ)備了比較完備的基礎(chǔ)知識(shí)；二是要求學(xué)生具有一定的專業(yè)知識(shí)水平，熟練掌握集成電路的一些理論知識(shí)；三是要求學(xué)生具備一定的自我控制能力和自學(xué)能力；四是要求學(xué)生具備一定的科學(xué)研究能力。在研究型教學(xué)中，學(xué)生積極參與顯得尤為重要，需要充分調(diào)動(dòng)學(xué)生的積極性和主動(dòng)性。
參考文獻(xiàn)
［1］黃雪梅.研究型實(shí)踐教學(xué)有效實(shí)現(xiàn)的三個(gè)關(guān)鍵環(huán)節(jié)[J].理工高教研究, 2009,4,28(2):136-137.
關(guān)鍵詞：集成電路版圖CAD；實(shí)踐教學(xué)；課程實(shí)驗(yàn)；課程設(shè)計(jì)
Research on practice teaching mode of computer aided design of IC layout course
Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei
Nantong University， Nantong， 226019， China
Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.
Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum
目前，高速發(fā)展的集成電路產(chǎn)業(yè)使IC設(shè)計(jì)人才炙手可熱，而集成電路版圖CAD技術(shù)是IC設(shè)計(jì)人才必須具備的重要技能之一。集成電路版圖CAD課程是我校電子科學(xué)與技術(shù)專業(yè)和集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)重要的專業(yè)主干課，開設(shè)在大三第二學(xué)期，并列入我校第一批重點(diǎn)課程建設(shè)項(xiàng)目。本課程的實(shí)踐教學(xué)是教學(xué)活動(dòng)的重要組成部分，它是對(duì)理論教學(xué)的驗(yàn)證、補(bǔ)充和拓展，具有較強(qiáng)的直觀性和操作性，旨在培養(yǎng)學(xué)生的實(shí)踐動(dòng)手能力、組織管理能力、創(chuàng)新能力和服務(wù)社會(huì)能力。結(jié)合幾年來的教學(xué)實(shí)踐，筆者從本課程實(shí)驗(yàn)、課程設(shè)計(jì)、課外科技競(jìng)賽等實(shí)踐環(huán)節(jié)的設(shè)計(jì)工具、教學(xué)內(nèi)容設(shè)計(jì)、教學(xué)方法和教學(xué)手段、師資隊(duì)伍建設(shè)以及考核管理等方面進(jìn)行總結(jié)。探討本課程實(shí)踐教學(xué)模式可加強(qiáng)學(xué)生應(yīng)用理論知識(shí)解決實(shí)際問題的能力，提升就業(yè)競(jìng)爭(zhēng)力，對(duì)他們成為IC設(shè)計(jì)人才具有十分重要的意義。
1 版圖設(shè)計(jì)工具
集成電路CAD技術(shù)貫穿于集成電路整個(gè)產(chǎn)業(yè)鏈（設(shè)計(jì)、制造、封裝和測(cè)試），集成電路版圖設(shè)計(jì)環(huán)節(jié)同樣離不開CAD工具支持。目前業(yè)內(nèi)主流版圖設(shè)計(jì)工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京華大九天公司的Aether等。這些版圖設(shè)計(jì)工具的使用流程大同小異，但在自動(dòng)化程度、驗(yàn)證規(guī)模、驗(yàn)證速度等方面有所差異，在售價(jià)方面，國(guó)外版圖設(shè)計(jì)工具貴得驚人，不過近年來這些公司相繼推出大學(xué)銷售計(jì)劃，降低了版圖設(shè)計(jì)工具的價(jià)格。高校選擇哪種版圖設(shè)計(jì)工具進(jìn)行教學(xué)，則視條件而定。我校電子信息學(xué)院有2個(gè)省級(jí)實(shí)驗(yàn)教學(xué)示范中心和1個(gè)省部共建實(shí)驗(yàn)室，利用這些經(jīng)費(fèi)，我們購(gòu)買了部分業(yè)內(nèi)一流的EDA工具進(jìn)行教學(xué)和科研。目前，我校版圖設(shè)計(jì)工具有北京華大九天公司的Aether和Springsoft公司的Laker_L3。
2 兩種相輔相成的實(shí)驗(yàn)教學(xué)模式
我校集成電路版圖CAD課程共48學(xué)時(shí)（理論講授24學(xué)時(shí)、實(shí)驗(yàn)24學(xué)時(shí)），實(shí)驗(yàn)環(huán)節(jié)是本課程教學(xué)的重要部分，在有限的實(shí)驗(yàn)教學(xué)時(shí)間內(nèi)既要完成教學(xué)內(nèi)容，又要培養(yǎng)學(xué)生創(chuàng)新能力，需要對(duì)實(shí)驗(yàn)教學(xué)模式進(jìn)行改革和創(chuàng)新。本課程實(shí)驗(yàn)教學(xué)的目的與要求：與理論教學(xué)相銜接，熟練使用版圖設(shè)計(jì)工具，學(xué)會(huì)基本元器件、基本數(shù)字門電路、基本模擬單元的版圖設(shè)計(jì)，為本課程后續(xù)的課程設(shè)計(jì)環(huán)節(jié)做準(zhǔn)備。緊緊圍繞“一個(gè)規(guī)則（版圖幾何設(shè)計(jì)規(guī)則）、兩個(gè)流程（版圖編輯流程和驗(yàn)證流程）、四個(gè)問題”這條主線設(shè)計(jì)實(shí)驗(yàn)內(nèi)容[1，2]。要解決的4個(gè)問題分別是：（1）版圖設(shè)計(jì)前需要做哪些準(zhǔn)備工作？（2）如何理解一個(gè)元器件（晶體管、電阻、電容、電感）的版圖含義[3，4]？（3）如何修改版圖中的幾何設(shè)計(jì)規(guī)則檢查錯(cuò)誤？（4）如何修改版圖和電路圖一致性錯(cuò)誤？表1為本課程實(shí)驗(yàn)內(nèi)容、對(duì)應(yīng)學(xué)時(shí)及對(duì)應(yīng)知識(shí)點(diǎn)。筆者設(shè)計(jì)了兩種相輔相成的實(shí)驗(yàn)教學(xué)模式：系統(tǒng)化實(shí)驗(yàn)教學(xué)模式和實(shí)例化實(shí)驗(yàn)教學(xué)模式。系統(tǒng)化實(shí)驗(yàn)教學(xué)從有系統(tǒng)的、完整的角度出發(fā)設(shè)計(jì)了實(shí)驗(yàn)教學(xué)內(nèi)容，如設(shè)計(jì)實(shí)驗(yàn)3（數(shù)字基本門電路版圖閱讀）時(shí)，安排了5學(xué)時(shí)，采用3種版圖閱讀方式：讀現(xiàn)有版圖庫(kù)中的單元電路版圖、顯微鏡下讀版圖和讀已解剖的芯片版圖照片。針對(duì)同一內(nèi)容，采用不同形式，彼此類比，加深印象，既有實(shí)物，又有動(dòng)手操作，增強(qiáng)了直觀性和感性認(rèn)識(shí)。又如設(shè)計(jì)實(shí)驗(yàn)5（模擬單元MOS差分對(duì)管版圖設(shè)計(jì)）時(shí)，安排了5學(xué)時(shí)，從器件匹配的重要性入手，給出MOS差分對(duì)管的電路圖，講解具體器件的形狀、方向、連接對(duì)匹配的影響，特別是工藝過程引入器件的失配和誤差，對(duì)MOS差分對(duì)管的3種版圖分布形式（管子方向不對(duì)稱形式、垂直對(duì)稱水平柵極形式、垂直對(duì)稱垂直柵極形式）進(jìn)行逐一分析，指出支路電流大小對(duì)金屬線的寬度要求，對(duì)較大尺寸的對(duì)管，采用“同心布局”結(jié)構(gòu)。實(shí)例化實(shí)驗(yàn)教學(xué)先提出目標(biāo)實(shí)例，圍繞該實(shí)例，設(shè)計(jì)具體步驟，教師先示范，學(xué)生再模仿，如設(shè)計(jì)實(shí)驗(yàn)7（集成無(wú)源器件版圖設(shè)計(jì)）時(shí)，由于集成電阻、電容和電感種類很多，不能面面俱到，要求只對(duì)多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件進(jìn)行版圖分析和設(shè)計(jì)。課堂實(shí)驗(yàn)的內(nèi)容和課時(shí)是有限的，為此我們?cè)O(shè)置了課外實(shí)驗(yàn)項(xiàng)目，感興趣的學(xué)生選取一些實(shí)驗(yàn)項(xiàng)目自己完成，指導(dǎo)教師定期檢查。學(xué)院開放了EDA實(shí)驗(yàn)中心（2007年該中心被遴選為省級(jí)實(shí)驗(yàn)教學(xué)示范中心建設(shè)點(diǎn)，2009年12月通過省級(jí)驗(yàn)收），學(xué)生對(duì)本課程很感興趣，課外使用EDA實(shí)驗(yàn)室進(jìn)行自主實(shí)驗(yàn)相當(dāng)踴躍。通過上述的實(shí)驗(yàn)教學(xué)方法，特別是課外實(shí)驗(yàn)項(xiàng)目的訓(xùn)練，學(xué)生分析問題、解決問題的能力和科研素養(yǎng)得到了提高。
表1 課程實(shí)驗(yàn)內(nèi)容、對(duì)應(yīng)學(xué)時(shí)及對(duì)應(yīng)知識(shí)點(diǎn)
表1（續(xù)）
4 基于0.6μmCMOS工藝的數(shù)字門電路版圖設(shè)計(jì) 5 理解上華華潤(rùn)0.6 μm硅柵CMOS幾何設(shè)計(jì)規(guī)則；學(xué)會(huì)CMOS反相器、傳輸門、與非、或非等基本門電路版圖設(shè)計(jì)；DRC檢查。
5 基于0.6 μmCMOS工藝的MOS差分對(duì)管版圖設(shè)計(jì) 4 MOS差分對(duì)管版圖設(shè)計(jì)，包括匹配原則、同心布局等，DRC檢查。
6 版圖電路圖一致性檢查 3 掌握LVS流程、LVS錯(cuò)誤修改。
7 集成無(wú)源器件版圖設(shè)計(jì) 3 多晶硅電阻、平板多晶硅電容和金屬多匝螺旋形電感等常用元件版圖設(shè)計(jì)。
3 改革課程設(shè)計(jì)環(huán)節(jié)
課程設(shè)計(jì)是本課程培養(yǎng)學(xué)生工程應(yīng)用能力的綜合性實(shí)踐教學(xué)環(huán)節(jié)，時(shí)間2周，集中指導(dǎo)，提前1個(gè)月發(fā)給學(xué)生任務(wù)書和指導(dǎo)書，每個(gè)班配備2名指導(dǎo)教師，注重過程控制。筆者在教學(xué)內(nèi)容、考核等方面進(jìn)行了改革和創(chuàng)新：在教學(xué)內(nèi)容設(shè)計(jì)上，給出了必做題和選做題，在選做題中要求每位學(xué)生完成數(shù)字電路版圖1題和模擬電路版圖1題，具體題目由抽簽決定，做到1人1題，避免學(xué)生抄襲?？己顺煽?jī)由課程設(shè)計(jì)成果（占50%）、小論文（占30%）、答辯（占20%）三方面綜合給出。以往的課程設(shè)計(jì)報(bào)告改為撰寫科技小論文，包括中英文題目、中英文摘要及關(guān)鍵詞、引言、電路原理與分析、版圖設(shè)計(jì)過程、分析與討論、結(jié)束語(yǔ)和參考文獻(xiàn)，讓學(xué)生學(xué)習(xí)如何撰寫科技論文。精選優(yōu)質(zhì)小論文放在本課程網(wǎng)上學(xué)習(xí)資料庫(kù)里，供學(xué)生相互傳閱和學(xué)習(xí)。課程設(shè)計(jì)答辯具體要求參照畢業(yè)設(shè)計(jì)（論文）答辯要求，包括準(zhǔn)備PPT講稿、講解5分鐘、指導(dǎo)教師點(diǎn)評(píng)等過程，每位學(xué)生至少需要10分鐘時(shí)間。學(xué)生對(duì)課程設(shè)計(jì)答辯反映相當(dāng)好，鍛煉了語(yǔ)言組織和口頭表達(dá)能力，而且相互間可以直接交流和學(xué)習(xí)。我們還挑選課程設(shè)計(jì)成績(jī)優(yōu)秀的學(xué)生參加校內(nèi)集成電路版圖設(shè)計(jì)大賽。雖然課程設(shè)計(jì)的改革和實(shí)踐需要教師付出很多精力和時(shí)間，但我們無(wú)怨無(wú)悔，學(xué)生的認(rèn)可和進(jìn)步是我們最大的收獲。
4 精心指導(dǎo)學(xué)生參加課外科技競(jìng)賽
目前我校學(xué)生參加的集成電路版圖設(shè)計(jì)競(jìng)賽有校級(jí)版圖設(shè)計(jì)大賽以及行業(yè)協(xié)會(huì)和企業(yè)組織的版圖設(shè)計(jì)競(jìng)賽等。由校教務(wù)處主辦，電子信息學(xué)院承辦的南通大學(xué)版圖設(shè)計(jì)大賽是校級(jí)三大電子設(shè)計(jì)競(jìng)賽之一，每年8月底舉行，邀請(qǐng)集成電路設(shè)計(jì)公司一線設(shè)計(jì)人員和半導(dǎo)體協(xié)會(huì)專業(yè)人士擔(dān)任評(píng)委，增加了競(jìng)賽的專業(yè)性和公正性，目前已經(jīng)舉辦了6屆，反響不錯(cuò)。從校級(jí)版圖設(shè)計(jì)大賽獲獎(jiǎng)?wù)咧刑暨x一部分學(xué)生參加行業(yè)協(xié)會(huì)和企業(yè)組織的版圖設(shè)計(jì)競(jìng)賽，如蘇州半導(dǎo)體協(xié)會(huì)主辦的集成電路版圖設(shè)計(jì)技能競(jìng)賽、北京華大九天公司主辦的“華大九天杯”集成電路設(shè)計(jì)大賽，其中“華大九天杯”集成電路設(shè)計(jì)大賽將挑選優(yōu)秀獲獎(jiǎng)學(xué)生參加華潤(rùn)上華的免費(fèi)流片，學(xué)生經(jīng)歷從電路設(shè)計(jì)、版圖設(shè)計(jì)及驗(yàn)證、流片到測(cè)試各個(gè)環(huán)節(jié)，提高了綜合訓(xùn)練能力。
5 加強(qiáng)師資隊(duì)伍建設(shè)
要提高課程實(shí)踐環(huán)節(jié)的教學(xué)質(zhì)量，關(guān)鍵是指導(dǎo)教師要思想素質(zhì)好，專業(yè)理論知識(shí)強(qiáng)，科研水平高，因此我們著力建立一支年齡結(jié)構(gòu)、職稱合理的實(shí)踐教學(xué)隊(duì)伍。目前很多年輕教師是從校園走向校園，畢業(yè)后直接上崗指導(dǎo)學(xué)習(xí)實(shí)踐，缺少工程實(shí)踐經(jīng)歷和經(jīng)驗(yàn)。為了提高教師自身的業(yè)務(wù)水平，加強(qiáng)對(duì)年輕教師的培養(yǎng)，近十年來，我院每年暑假舉行集成電路CAD技術(shù)實(shí)踐培訓(xùn)班，由經(jīng)驗(yàn)豐富的教學(xué)、科研一線教師主講；不定期地邀請(qǐng)一流IC設(shè)計(jì)公司一線設(shè)計(jì)人員來院開設(shè)講座；同時(shí)挑選年輕骨干教師到一流IC設(shè)計(jì)公司學(xué)習(xí)和實(shí)踐，時(shí)間至少半年以上；現(xiàn)已聘請(qǐng)IC設(shè)計(jì)公司一線設(shè)計(jì)人員6人為兼職教師，指導(dǎo)課程設(shè)計(jì)和畢業(yè)設(shè)計(jì)。集成電路CAD技術(shù)日新月異，課程實(shí)踐環(huán)節(jié)師資隊(duì)伍建設(shè)必須與時(shí)俱進(jìn)。
6 結(jié)束語(yǔ)
我校電子科學(xué)與技術(shù)專業(yè)、集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)2012年被評(píng)為省重點(diǎn)建設(shè)專業(yè)，也是江蘇省首批培養(yǎng)卓越工程師的專業(yè)。集成電路版圖設(shè)計(jì)是這兩個(gè)專業(yè)卓越工程師培養(yǎng)計(jì)劃的重要內(nèi)容之一，總結(jié)和探討集成電路版圖CAD課程實(shí)踐教學(xué)意義重大，今后我們要繼續(xù)推進(jìn)該課程實(shí)踐環(huán)節(jié)的建設(shè)與改革，不斷探索，為我國(guó)集成電路設(shè)計(jì)人才的培養(yǎng)而努力奮斗。
參考文獻(xiàn)
[1] 施敏，孫玲，景為平.淺談“集成電路版圖CAD”課程建設(shè)[J].中國(guó)集成電路，2007（12）：59-62.
[2] 施敏，徐晨.基于九天EDA系統(tǒng)的集成電路版圖設(shè)計(jì)[J].南通工學(xué)院學(xué)報(bào)：自然科學(xué)版，2004，3（4）：101-103.
本文以微電子專業(yè)人才培養(yǎng)為例，針對(duì)我校微電子專業(yè)教學(xué)資源庫(kù)的建設(shè)，從微電子的需要來說明其重要性，通過與企業(yè)聯(lián)合分析職業(yè)崗位的工作內(nèi)容、工作崗位、工作職業(yè)技能來合理開設(shè)學(xué)校的相關(guān)課程，來培養(yǎng)專業(yè)性技術(shù)人才的學(xué)生[1]。
現(xiàn)狀與背景分析
國(guó)家的需求。微電子技術(shù)都是高科技、高風(fēng)險(xiǎn)、高投入、高利潤(rùn)的行業(yè)，而且是一個(gè)國(guó)家、地區(qū)科技、經(jīng)濟(jì)實(shí)力的反映，美國(guó)就是以集成電路設(shè)計(jì)、制造為核心的地區(qū)，讓美國(guó)擁有了世界上一流的計(jì)算機(jī)和IT核心技術(shù)，為此，中國(guó)于1998年下發(fā)了《鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》的18號(hào)文件，大力支持、鼓勵(lì)我國(guó)微電子產(chǎn)業(yè)發(fā)展。
企業(yè)的需求。從2005年8月的西永微電子園的建立，北大方正FPC等十大項(xiàng)目的建設(shè)，200億資金的投入。到2015年4月8號(hào)，東方重慶8.5代新型半導(dǎo)體顯示器件及系統(tǒng)項(xiàng)目，在重慶兩江新區(qū)水土工業(yè)開發(fā)區(qū)舉行產(chǎn)品投產(chǎn)暨客戶交付活動(dòng)。該項(xiàng)目總投資328億，為重慶近年來最大投資項(xiàng)目。如此浩大的產(chǎn)業(yè)發(fā)展，必將大量需求各階層微電子技術(shù)人才[2]。
高職學(xué)院自身的需求。近幾年，高職教育在改革和發(fā)展中取得許多可喜的成果。但是專業(yè)不對(duì)口，學(xué)生興趣缺乏，企業(yè)抱怨人才不足，應(yīng)屆畢業(yè)生的實(shí)踐技能不夠等相關(guān)問題也成為我們教學(xué)的薄弱環(huán)節(jié)?；诼殬I(yè)崗位來分析，才能真正讓學(xué)生畢業(yè)更快的適應(yīng)工作環(huán)境，解決專業(yè)不對(duì)口問題。
高職學(xué)生的需求。高職學(xué)生都期望通過學(xué)校專業(yè)課程學(xué)習(xí)，找到一份合適的工作。學(xué)生也在思考如何將專業(yè)知識(shí)轉(zhuǎn)化成專業(yè)能力，如何消化書本內(nèi)容。學(xué)生期望能學(xué)習(xí)在以后的工作崗位更實(shí)用的課程內(nèi)容。因此基于職業(yè)崗位分析構(gòu)建微電子專業(yè)課程，能更好的教學(xué)，讓學(xué)生明確的學(xué)習(xí)提升自己的能力，同時(shí)幫助學(xué)生就業(yè)，解決專業(yè)不對(duì)口等問題。
研究?jī)?nèi)容、目標(biāo)、要解決的教學(xué)問題
研究?jī)?nèi)容和目標(biāo)。通過往屆畢業(yè)學(xué)生的就業(yè)情況分析對(duì)應(yīng)的崗位，找出專業(yè)不對(duì)口，或者就業(yè)工作不影響的主要問題。通過修改課程教學(xué)模式，提高學(xué)生興趣，激發(fā)主觀能動(dòng)性。通過調(diào)研會(huì)邀請(qǐng)重慶44所，24所，西南集成設(shè)計(jì)有限公司等從事微電子行業(yè)的公司，分析高職學(xué)生通過學(xué)生什么課程能快速適應(yīng)崗位，達(dá)到合理構(gòu)建微電子課程來使高職學(xué)生具有對(duì)應(yīng)的崗位能力，從而有效地培養(yǎng)微電子人才[3]。
要解決的教學(xué)問題。激發(fā)學(xué)生對(duì)課程的興趣，提升主觀能動(dòng)性；學(xué)生不僅掌握對(duì)應(yīng)崗位的理論知識(shí)，也要有熟練對(duì)應(yīng)崗位的實(shí)際動(dòng)手能力；調(diào)研企業(yè)崗位，分析微電子集成電路設(shè)計(jì)課程的建設(shè)；調(diào)研全國(guó)高職微電子課程開設(shè)，合理調(diào)整集成電路設(shè)計(jì)課程。
采取的分析方法
文獻(xiàn)研究法：利用網(wǎng)絡(luò)、報(bào)刊等媒介，搜集與課堂教學(xué)模式相關(guān)的專著、論文等文獻(xiàn)資料，掌握課堂教學(xué)模式研究，掌握相關(guān)理論知識(shí)和國(guó)內(nèi)外對(duì)課堂教學(xué)模式研究現(xiàn)狀。
企業(yè)調(diào)研法：派成員組去江蘇，上海，成都等微電子發(fā)達(dá)區(qū)域了解微電子產(chǎn)業(yè)發(fā)展對(duì)應(yīng)的崗位需求。在我校組織的微電子行業(yè)專家職業(yè)分析研討會(huì)，邀請(qǐng)重慶24所、44所、西南集成有限公司、鷹谷光電等行業(yè)專家從微電子高職學(xué)生崗位需要來分析，構(gòu)建微電子專業(yè)課程建設(shè)[4]。
實(shí)驗(yàn)教學(xué)法：用微課進(jìn)行微電子專業(yè)課程的建設(shè)，利用我校作為西南地區(qū)唯一的仿生產(chǎn)工藝線，以及封裝測(cè)試線，配套生動(dòng)形象來表達(dá)上課內(nèi)容?！靶Ｆ蠛献?，工學(xué)結(jié)合”，讓學(xué)生直接企業(yè)頂崗實(shí)習(xí)，驗(yàn)證微電子專業(yè)課程建設(shè)對(duì)應(yīng)崗位的合理性，優(yōu)化調(diào)整。通過微電子相關(guān)的職業(yè)技能大賽嵌入式比賽等等提升學(xué)生興趣，對(duì)應(yīng)的課程建設(shè)學(xué)習(xí)。
微電子專業(yè)課程建設(shè)
本校通過與微電子多個(gè)企業(yè)聯(lián)合分析，將微電子專業(yè)課程分成集成電路制造、集成電路設(shè)計(jì)、集成電路封裝、集成電路測(cè)試、半導(dǎo)體行業(yè)設(shè)備維護(hù)、半導(dǎo)體安全生產(chǎn)管理等相關(guān)方向，然后轉(zhuǎn)為為A、B、C三類課程，由最基礎(chǔ)的理論知識(shí)，如計(jì)算機(jī)使用，英語(yǔ)閱讀，電路分析，工具使用到專業(yè)性技能的操作和綜合職業(yè)技能的培養(yǎng)。
A類課程轉(zhuǎn)換分析表提供的職業(yè)需求信息為基礎(chǔ)，并依據(jù)課程的需要可補(bǔ)充相關(guān)理論知識(shí)信息，使課程具有理論知識(shí)的相對(duì)系統(tǒng)性和完整性。如分半導(dǎo)體器件物理，半導(dǎo)體集成電路，工程制圖，電子材料，SMT工藝等基礎(chǔ)課程。
B類課程的目的是培養(yǎng)基本技能。可以通過集成電路版圖設(shè)計(jì)實(shí)訓(xùn)，集成電路生產(chǎn)工藝實(shí)訓(xùn)，集成電路封裝工藝實(shí)訓(xùn)，集成電路測(cè)試實(shí)訓(xùn)，自動(dòng)化生產(chǎn)線安裝與調(diào)試實(shí)訓(xùn)等課程培養(yǎng)學(xué)生的基本技能。
C類課程的目的是培養(yǎng)綜合職業(yè)能力，也稱為綜合職業(yè)能力課程。通過學(xué)習(xí)集成電路制造工藝，半導(dǎo)體工廠設(shè)計(jì)與管理，集成電路封裝工藝，半導(dǎo)體工藝設(shè)備，集成電路的可靠性等相關(guān)課程來培養(yǎng)學(xué)生的綜合職業(yè)能力，從工藝到測(cè)試，電路到自動(dòng)化的職業(yè)系統(tǒng)化培養(yǎng)。
【關(guān)鍵詞】A/D轉(zhuǎn)換器；逐次逼近；全差分；阻容混合；自調(diào)節(jié)比較器
Abstract：A 12 bit CMOS fully differential SAR ADC is presented in this paper.The principle and structure of the circuit are analyzed，and the impact of each part of the circuit on the properties of the ADC was mentioned.The new type of DAC_SUB resistor string and self adjusting comparator structure was put forward.The influence of VCM jitter on the circuit was calculated.Based on TSMC 0.18 μm 1.8V/3.3V CMOS process，the fully differential resistor capacitor hybrid structure was adopted in order to realize the ADC circuit design.The device occupied a layout area of 390um×780um.Test results show that under 1 Ms/s sampling rate，when the frequency of input signal is 31.37kHz，the ENOB is 10.76 bit，and the power consumption is about 2mW.
Key words：A/D converter；successive approximation；fully-differential；resistance capacity hybrid；self_adjusting comparator
1.引言
隨著數(shù)字電路技術(shù)和通信技術(shù)的快速發(fā)展，用數(shù)字電路處理模擬信號(hào)的應(yīng)用日益廣泛，A/D和D/A轉(zhuǎn)換器在模擬系統(tǒng)和數(shù)字處理系統(tǒng)界面起著橋梁的作用。為滿足各種不同的檢測(cè)及控制任務(wù)的需要，A/D轉(zhuǎn)換器的高速與高精度的設(shè)計(jì)要求越來越高，結(jié)構(gòu)多樣、性能各異的A/D轉(zhuǎn)換電路應(yīng)運(yùn)而生。A/D轉(zhuǎn)換器的市場(chǎng)前景非常開闊，研制A/D轉(zhuǎn)換器具有十分重要的意義。當(dāng)前A/D轉(zhuǎn)換器（ADC）的設(shè)計(jì)主要采用的結(jié)構(gòu)有全并行閃爍型（flash）、折疊內(nèi)插型、過采樣Σ-型、流水線（Pipeline）型、二步式（two-step）及逐次逼近型（SAR）。逐次逼近式A/D轉(zhuǎn)換器的主要優(yōu)點(diǎn)是原理簡(jiǎn)單、便于實(shí)現(xiàn)、不存在延遲的問題，由于這些優(yōu)勢(shì)，它常常與其它功能集成在一起。逐次逼近式模/數(shù)轉(zhuǎn)換器（SAR ADC）以中等速度、中等分辨率、低功耗以及低成本被廣泛應(yīng)用于白色家電控制、生物醫(yī)學(xué)儀器以及便攜式設(shè)備中。
2.CMOS全差分SAR ADC設(shè)計(jì)
2.1 SAR ADC原理
逐次逼近式ADC又稱為二進(jìn)制搜索ADC，由DAC產(chǎn)生一個(gè)模擬信號(hào)并與輸入信號(hào)進(jìn)行比較，同時(shí)比較的結(jié)果也反饋給SAR，通過SAR輸出的控制信號(hào)來調(diào)節(jié)DAC的輸出，使其逐漸逼近模擬輸入信號(hào)，直到SAR最后一位控制信號(hào)確定，則一次轉(zhuǎn)換完成。典型的逐次逼近ADC包括采樣保持器、DAC、比較器、數(shù)字控制邏輯電路及其他模擬電路。圖1為SAR ADC的結(jié)構(gòu)圖。
圖1 SAR ADC結(jié)構(gòu)圖
Fig.1 The structure of SAR ADC
2.2 阻容混合型DAC電路改進(jìn)
DAC主要有電壓定標(biāo)型、電荷定標(biāo)型、混合型結(jié)構(gòu)。電阻串DAC組成的電壓定標(biāo)型最大的優(yōu)勢(shì)是能保持良好的單調(diào)性，但隨著位數(shù)增加電阻數(shù)和開關(guān)數(shù)都指數(shù)增加，所占的芯片面積也大大增加。電荷定標(biāo)型逐次逼近ADC功耗一般比較小，并且不需要額外的采樣保持電路，但是電容的精度和所需的面積都是限制位數(shù)的因素，隨著位數(shù)的增加，最大電容與最小電容的比值也大大增加，它們之間的匹配性能就不容易控制在需要的范圍以內(nèi)，而且面積也大大增加了。解決這一問題的辦法是采用混合式結(jié)構(gòu)進(jìn)行擴(kuò)展。圖2為全差分阻容混合式結(jié)構(gòu)DAC示意圖。
圖2 全差分阻容混合式結(jié)構(gòu)DAC的示意圖
Fig.2 The hybrid structure diagram of DAC with resistance and capacitance
如圖2所示，本設(shè)計(jì)DAC高八位采用電容，低四位采用電阻。低四位用電阻實(shí)現(xiàn)良好的單調(diào)性，高八位用電容達(dá)到高位的精度要求。傳統(tǒng)3位電阻串DAC電路如圖3所示。
圖3 傳統(tǒng)（1）和改進(jìn)（2）全差分電阻串DAC電路圖
Fig.3 The traditional and improved differential resistance string DAC circuit
圖3中的vout1和vout2分別接到兩個(gè)電容陣列的終端耦合電容上，采用圖3（1）所示傳統(tǒng)電阻串結(jié)構(gòu)ADC的第一個(gè)轉(zhuǎn)換點(diǎn)在1LSB處，量化噪聲（rms）比較大，該電路的量化噪聲為：
（1）
對(duì)圖3（1）傳統(tǒng)電阻串結(jié)構(gòu)進(jìn)行改進(jìn)，將每個(gè)電阻串中的電阻R分成兩個(gè)1/2R電阻，然后將這兩個(gè)電阻分別放在電阻串的兩端，圖3（2）以3位DAC為例闡述其原理。本設(shè)計(jì)通過改進(jìn)傳統(tǒng)全差分電阻串DAC，ADC的第一個(gè)轉(zhuǎn)換點(diǎn)在1/2LSB處，可以減小量化噪聲。
為說明改進(jìn)電路如何減小量化噪聲，在此先介紹該DAC的工作過程。放電階段電容陣列的上下極板均接VCM；采樣階段一個(gè)電容陣列下極板接VIN，另一個(gè)電容陣列下極板接VINB，兩個(gè)電容陣列的上極板電壓為（VIN+VINB）/2，上下極板壓差為（VIN-VINB）/2；保持階段電容的下極板接到VCM，耦合電容則分別接在VOUT1和VOUT2上，由于b0 b1 b2均為低電平，此時(shí)改進(jìn)電阻串的VOUT1和VOUT2電壓分別為31（VREFP-VREFN）/64和33（VREFP-VREFN）/64處，根據(jù)電荷守恒定律，對(duì)VIN處的電容陣列有：
（2）
解得：
（3）
同理對(duì)VINB端的電容陣列有：
（4）
在比較過程中兩個(gè)電容陣列的上極板電壓分別為：
（5）
（6）
計(jì)算可得兩輸入端的電壓差為：
（7）
于是可知ADC的第一個(gè)轉(zhuǎn)換點(diǎn)在1/2LSB處，其量化噪聲為：
（8）
通過改進(jìn)傳統(tǒng)電阻串DAC結(jié)構(gòu)，可使SAR ADC的量化噪聲減小到原來的1/4。
2.3 時(shí)間自調(diào)節(jié)比較器
本設(shè)計(jì)采用時(shí)間自調(diào)節(jié)比較器結(jié)構(gòu)，該比較器在比較過程中有一位比較結(jié)果產(chǎn)生后，將使得另一信號(hào)LATCH拉高，并且通過LATCH信號(hào)控制電荷的重新分配，這樣可以使得比較和電荷重新分配兩個(gè)過程最有效的利用整個(gè)時(shí)鐘周期，使得電荷重新分配既靈活又充分。
圖4 時(shí)間自調(diào)節(jié)比較器示意圖
Fig.4 The cycle action sketch of self_adjusting comparator
如圖4所示，在CLK上升沿時(shí)刻LATCH信號(hào)拉低，比較器中VIN+與VIN-開始進(jìn)行比較，產(chǎn)生的比較結(jié)果VOUT-與VOUT+可導(dǎo)致LATCH信號(hào)重新拉高，于是此次比較過程結(jié)束。而比較器的結(jié)果和控制信號(hào)LATCH又可使得SAR結(jié)構(gòu)確定當(dāng)前位并將下一位置為零，于是開始進(jìn)入新的電荷重新分配周期。這種比較器結(jié)構(gòu)沒有采用CLK作為電荷重新分配的控制信號(hào)，而是通過一個(gè)中間產(chǎn)生的信號(hào)LATCH來控制，使得電荷重新分配的時(shí)間從半個(gè)時(shí)鐘周期增加到半個(gè)多時(shí)鐘周期，這樣電荷分配較為充分，有利于提高ADC的采樣速率。
2.4 推算VCM抖動(dòng)對(duì)電路的影響
VCM為（VREFP+VREFN）/2，用DAC電阻串分壓得到，為了準(zhǔn)確得出VCM抖動(dòng)對(duì)電路的影響，用圖5的n時(shí)刻電容陣列示意圖進(jìn)行推導(dǎo)。假設(shè)接VREFP端的電容陣列中，有a倍單位電容值的電容接VREFP，那么還有255-a倍單位電容值的電容接n時(shí)刻（第n位轉(zhuǎn)換完成，為方便說明，設(shè)n
圖5 n時(shí)刻電容陣列示意圖
Fig.5 The capacitor array at n time
下面根據(jù)電荷分配的基本原理，推導(dǎo)n+1時(shí)刻電容陣列的轉(zhuǎn)換過程，電荷重新分配如公式（9）所示：
（9）
如果VCM（n+1）=VCM（n），則有：
（10）
如果VCM（n+1）=VCM（n）+ΔVCM，則有：
（11）
同理有：
（12）
如果VCM（n+1）=VCM（n），則有：
（13）
如果VCM（n+1）=VCM（n）+ΔVCM，則有：
（14）
比較式（11）與（14）可知由于VCM抖動(dòng)產(chǎn)生的ΔVCM導(dǎo)致V（n+1）+和V（n+1）―的變化量相等，都為：
（15）
由以上的推導(dǎo)結(jié)果可知VCM的抖動(dòng)并不會(huì)改變V（n+1）+和V（n+1）―的大小關(guān)系，即不會(huì)導(dǎo)致電路產(chǎn)生錯(cuò)誤的輸出結(jié)果。
3.版圖繪制
本文的版圖布局是按照TSMC工藝規(guī)劃設(shè)計(jì)的。由于對(duì)電容的容差要求非常嚴(yán)格，在版圖設(shè)計(jì)中，充分考慮了電容之間的匹配問題。本設(shè)計(jì)高八位有八個(gè)電容，外加一個(gè)耦合電容，分別給他們進(jìn)行編號(hào)，以0代表耦合電容，以1～8代表自低權(quán)位至高權(quán)位的8個(gè)電容，電容陣列的版圖布局如圖6所示。
圖6 電容版圖規(guī)劃示意圖
Fig.6 Layout structure of capacitances
該電容版圖規(guī)劃示意圖中的空白部分則是虛擬電容，目的是盡量使電容周邊環(huán)境相同，形成相同的刻蝕環(huán)境。本設(shè)計(jì)版圖雖然浪費(fèi)了一些面積，但是保證了最大的匹配精度。
另外，比較器和latch電路都是采用雙端輸入雙端輸出的結(jié)構(gòu)，該結(jié)構(gòu)中兩支路對(duì)稱的管子需要盡量做到匹配，本設(shè)計(jì)采用的是中心對(duì)稱的多叉指結(jié)構(gòu)。比較器和DAC部分版圖用guarding包圍，以防止外界干擾。SAR ADC整體電路版圖如圖7所示，該版圖面積約為880um×1300um，核心版圖尺寸為390um×780um。
圖7 電路版圖
Fig.7 Layout of the circuit
4.仿真及流片測(cè)試結(jié)果
本設(shè)計(jì)在TSMC 0.18μm標(biāo)準(zhǔn)CMOS工藝下實(shí)現(xiàn)，并用spectre進(jìn)行仿真，得到電路的主要參數(shù)。
圖8 比較器的蒙特卡洛分析
Fig.8 The Monte Carlo analysis of comparator
如圖8所示，對(duì)比較器進(jìn)行蒙特卡洛分析，輸出失調(diào)電壓90%在6mv以下，除以增益得到的等效輸入失調(diào)電壓小于0.4mv，即小于1/2LSB，能夠滿足電路要求。流片后制作如圖9所示板級(jí)電路進(jìn)行測(cè)試，得到SAR ADC的測(cè)試結(jié)果，輸入信號(hào)頻率為31.37k與117.17k的功率譜密度（PSD）圖分別如圖10（1）與（2）所示。
圖9 測(cè)試電路板
Fig.9 The test circuit board
圖10 功率譜密度圖
Fig.10 The power spectral density
測(cè)試結(jié)果總結(jié)如表1所示：
表1是本設(shè)計(jì)SAR ADC的基本（下轉(zhuǎn)第64頁(yè)）（上接第21頁(yè)）性能總結(jié)，電路工作的溫度范圍是-40℃到125℃，仿真及測(cè)試條件為VDD=3.3V，VSS=0V，VREFP=3.3V，VREFN=0V。
表1 SAR ADC動(dòng)態(tài)性能測(cè)試結(jié)果
Table1 The dynamic performance of SAR ADC
參數(shù) 測(cè)試結(jié)果
采樣頻率 1MS/s
信號(hào)頻率/Hz 31.37k 117.17k
ENOB/bit 10.76 10.43
SNDR/dB 66.56 64.57
SFDR/dB 71.61 68.49
表2 SAR ADC性能對(duì)比
Table2 Comparison of performance of SAR ADC
文獻(xiàn) 工藝
CMOS fS
（MS/s） ENOB
（bit） P
（mW） FOM
（pJ/step）
[6] 65nm 0.2 9.27 0.44 3.56
[7] 90nm 2.5 9.43 6.62 3.84
[8] 180nm 0.58 9.8 2.23 4.31
本文 180nm 1 10.76 2 1.15
為了與近期的論文結(jié)果進(jìn)行對(duì)比，本文將采用優(yōu)質(zhì)因數(shù)（figure-of-merit―FOM）作為衡量標(biāo)準(zhǔn)。
（16）
其中P代表ADC的功耗，測(cè)得有效位數(shù)（ENOB）時(shí)的采樣頻率為。
表2列出了與近期文獻(xiàn)的結(jié)果對(duì)比。對(duì)比結(jié)果顯示，本文所設(shè)計(jì)的ADC擁有更高的性能指標(biāo)。
5.結(jié)論
本設(shè)計(jì)SAR ADC采用一種新型電阻串結(jié)構(gòu)的子DAC和時(shí)間自調(diào)節(jié)比較器，并推導(dǎo)和分析了VCM抖動(dòng)對(duì)電路的影響。通過成功流片并制作板級(jí)樣品驗(yàn)證了該電路設(shè)計(jì)的正確性。此A/D轉(zhuǎn)換器將嵌入MCU，應(yīng)用于便攜式設(shè)備中。
參考文獻(xiàn)
[1]GINSBURG B P，CHANDRAKASAN A P.500 MS/s 5 bit ADC in 65 nm CMOS with split capacitor array DAC[J].IEEE J Sol Sta Circ，2007，42（4）：739-747.
[2]LIN ZJ，YANG H G，Zhong L G.Modeling of capacitor array mismatch effect in embedded CMOS CR SAR ADC[A].6th Int Conf ASIC[C].Shanghai，Chin 2005，2.9822986.
[3]SCHOLTENS P C S，VERTREGT M.A 6 bit 1.6 Gsample/s flash ADC in 0.18μm CMOS using averaging termination[J].IEEE J Sol Sta Circ，2002，37（12）：1599-1609.
[4]YUAN C，LAM Y Y H.An ultra-low energy capacitive DAC array switching scheme for SAR ADC in biomedical applications[C].Int Conf IC Des & Techno1.Taiwan， China.2011：1-4.
[5]ROBERT H.Analog-to-digital converter survey and analysis[J].IEEE J Selected Areas in Commun，1999，17（5）：539-540.
[6]楊銀堂，佟星元，朱樟明，管旭光.一種10位200kS/s65nm CMOS SAR ADC IP核[J].電子與信息學(xué)報(bào)，2010（12）.
[7]佟星元，陳劍鳴，朱樟明，楊銀堂.A high performance 90 nm CMOS SAR ADC with hybrid architecture[J].半導(dǎo)體學(xué)報(bào)，2010（01）.
[8]周文婷.數(shù)字CMOS工藝下10位580kSps逐次逼近型模數(shù)轉(zhuǎn)換器設(shè)計(jì)[D].上海交通大學(xué)2007.
作者簡(jiǎn)介：
黃玲（1988―），女，湖南瀏陽(yáng)人，碩士研究生，研究方向：集成電路設(shè)計(jì)。
姜巖峰（1972―），男，甘肅人，北方工業(yè)大學(xué)教授，碩士生導(dǎo)師，主要研究方向：集成電路設(shè)計(jì)。
漫話"知識(shí)經(jīng)濟(jì)" 厲佛燈
信息產(chǎn)業(yè)與民營(yíng)機(jī)制 段永基
反貧困的戰(zhàn)略措施:信息扶貧 楊學(xué)農(nóng)
轉(zhuǎn)軌時(shí)期現(xiàn)代信息咨詢服務(wù)業(yè)的形勢(shì)與對(duì)策 黃素蘭
信息產(chǎn)業(yè)部與IBM聯(lián)手進(jìn)軍電子商務(wù)等23則
海外信息化建設(shè)的一些政策措施 任西侊
股市信息資源對(duì)投資者判斷力的影響
新加坡志在成為亞太信息技術(shù)中樞
爭(zhēng)做民族信息產(chǎn)業(yè)的中堅(jiān)--訪華科高技術(shù)公司董事長(zhǎng)李曼俊 郭艷英
從小廠到優(yōu)秀高新技術(shù)企業(yè)--訪北京華能目動(dòng)化工程公司總經(jīng)理王志軍 魏振剛
21世紀(jì)我們?cè)鯓由暇W(wǎng)? 陸群
Internet網(wǎng)及聯(lián)機(jī)系統(tǒng)中信息資源的對(duì)比分析 都平平
Internet網(wǎng)及聯(lián)機(jī)系統(tǒng)中信息資源的對(duì)比分析 都平平
山東省開發(fā)利用信息資源措施及政策初探 胡麗萍
企業(yè)集團(tuán)信息系統(tǒng)的建設(shè) 程剛
推動(dòng)國(guó)有企業(yè)信息化促進(jìn)企業(yè)技術(shù)創(chuàng)新 崔岱遠(yuǎn)
頑強(qiáng)拼搏開拓進(jìn)取--記城龍工貿(mào)有限責(zé)任公司 韓成恩
未來電腦的人機(jī)界面 姜德存
發(fā)展我國(guó)信息處理技術(shù)與信息交互技術(shù)之我見 李建賢
光盤家族的新星--DVD 鄭登理
建設(shè)國(guó)家創(chuàng)新體系迎接知識(shí)經(jīng)濟(jì)時(shí)代的到來 高新讓
海外信息化建設(shè)的一些政策措施 任西侊
政府在營(yíng)造中國(guó)“硅谷”中應(yīng)發(fā)揮什么樣的作用 吳敬璉
新世紀(jì)首鋼發(fā)展的新思路 羅冰生
知識(shí)經(jīng)濟(jì)環(huán)境下中國(guó)企業(yè)發(fā)展的對(duì)策 曾梅，趙群華
高科技產(chǎn)業(yè)發(fā)展中外市長(zhǎng)論壇掠影
地方科技體制改革步伐加快
我國(guó)“十五”科技規(guī)劃正式等12則
IT新聞
網(wǎng)絡(luò)環(huán)境下文獻(xiàn)資源的共建共享 潘杏梅
北京亞頓公司依靠科技創(chuàng)新實(shí)現(xiàn)環(huán)境保護(hù)
中國(guó)域名注冊(cè)的現(xiàn)狀和域名市場(chǎng)的爭(zhēng)奪 鄭淑榮
以信息整合為目標(biāo)優(yōu)化企業(yè)集成管理系統(tǒng)——華星電子信息技術(shù)有限公司的業(yè)務(wù)追求 陳艷華
改進(jìn)網(wǎng)絡(luò)結(jié)構(gòu)共享信息陽(yáng)光——利用直播鏡像和內(nèi)容定位技術(shù)解決網(wǎng)絡(luò)擁塞 黎紅
風(fēng)險(xiǎn)投資與我國(guó)網(wǎng)站發(fā)展 宋恩梅
走近“數(shù)字化家園” 王建林
跨國(guó)網(wǎng)絡(luò)公司進(jìn)入中國(guó)IT業(yè)的風(fēng)向標(biāo) ——評(píng)聯(lián)想與AOL“聯(lián)姻” 遠(yuǎn)望
IT人才：全球爭(zhēng)奪的焦點(diǎn) 張矢
我國(guó)光電子技術(shù)和器件的發(fā)展現(xiàn)狀及展望 蘇小虎，謝世鐘
創(chuàng)建東方的“巴拉居達(dá)”——記北京東恒宇技術(shù)開發(fā)中心 許東升
技術(shù)創(chuàng)新鑄輝煌——記北京萬(wàn)拓儀器有限公司總經(jīng)理劉明鐘 陳伯華
積極開拓走科技創(chuàng)新之路 北京鐵路局豐臺(tái)西電務(wù)段
北大青鳥實(shí)施技術(shù)創(chuàng)新紀(jì)實(shí) 黃丹平
科技型中小企業(yè)技術(shù)創(chuàng)新基金項(xiàng)目回放
電子商務(wù)在供應(yīng)鏈管理中的應(yīng)用 鄧永康，王方華
B in B——電子商務(wù)企業(yè)的內(nèi)部管理系統(tǒng) 田波
電子商務(wù)活動(dòng)中的信息安全保障 楊曼
搜索引擎機(jī)理剖析 馬靜
集成電路設(shè)計(jì)的新拓展 中國(guó)華大集成電路設(shè)計(jì)中心
世界軟件產(chǎn)業(yè)的發(fā)展與中國(guó)軟件業(yè)的定位和創(chuàng)新 劉積仁
數(shù)字化圖書館與非結(jié)構(gòu)化數(shù)據(jù)庫(kù) 張忠友
我國(guó)軟件產(chǎn)業(yè)發(fā)展重點(diǎn)
依靠科學(xué)戰(zhàn)勝非典--致全國(guó)科技工作者倡議書
科技部<關(guān)于加強(qiáng)國(guó)家科技計(jì)劃知識(shí)產(chǎn)權(quán)管理工作的規(guī)定>
國(guó)家創(chuàng)新體系若干理念辨析 梁戰(zhàn)平
我國(guó)科技論文作者群統(tǒng)計(jì)分析 楊志清
打造中國(guó)品牌創(chuàng)建信息強(qiáng)國(guó)--2003年(第17屆)電子信息百?gòu)?qiáng)企業(yè)排序揭曉
2003軟件園主任暨863計(jì)劃軟件專業(yè)孵化器研討會(huì)在京召開等5則
政策法規(guī)
產(chǎn)業(yè)動(dòng)態(tài)
信息化建設(shè)的項(xiàng)目管理 黃萌凌，張利
創(chuàng)新商業(yè)模式 完善電信產(chǎn)業(yè)鏈結(jié)構(gòu) 歐陽(yáng)忠謀
中小咨詢公司的發(fā)展及其策略 楊景旗
以改革為動(dòng)力 以創(chuàng)新求發(fā)展 李云彪
南通市高新技術(shù)成果轉(zhuǎn)化服務(wù)體系的構(gòu)筑和實(shí)施 王滿香，毛錦堂
數(shù)字圖書館的分布式網(wǎng)絡(luò)服務(wù)登記系統(tǒng) 王昉
信息服務(wù):寬帶網(wǎng)的生機(jī) 胡慧平
數(shù)字圖書館建設(shè)中的幾個(gè)問題 趙培云
2002-2003年IT培訓(xùn)市場(chǎng)分析 北京時(shí)代計(jì)世資訊有限公司
電腦市場(chǎng)演變"三步曲" 白木，子蔭
電子商務(wù)與客戶關(guān)系管理 張曉燕
韓國(guó)信息化的發(fā)展 邵春光
構(gòu)筑"綠色網(wǎng)絡(luò)家園"的使者訪亞聯(lián)電信網(wǎng)絡(luò)有限公司總經(jīng)理何志明教授 魏振剛
OPSEC:企業(yè)公開信息保護(hù)的方法 曾忠祿
搜索引擎的類型及其功能分析 萬(wàn)勝林，王祖榮
IPv6:下一代互聯(lián)網(wǎng)的支柱 陳立娜
軟件業(yè)應(yīng)對(duì)盜版的策略 林寧寧，王浩
論文摘要：隨著深亞微米工藝的發(fā)展，影響信號(hào)完整性的因素如電遷移，天線效應(yīng)，電壓降落，串?dāng)_等逐漸顯現(xiàn)出來，由于這些因素影響了芯片的信號(hào)完整性，導(dǎo)致電路性能的大幅下降，甚至使電路失效。因此對(duì)這些影響信號(hào)完整性因素的分析和解決是非常必要的。
由于芯片功耗的不斷增加，互連線上的電流密度也越來越大，有可能造成了細(xì)線上的電遷移現(xiàn)象。在芯片制造過程中晶體管的柵極聚集的電荷可能會(huì)使柵擊穿即產(chǎn)生天線效應(yīng)。互連線間的耦合電容的存在會(huì)導(dǎo)致一條線上的信號(hào)跳變時(shí)引起另一條線的信號(hào)穩(wěn)定性，即發(fā)生串?dāng)_現(xiàn)象。
在本文中，我們不僅分析和總結(jié)了電遷移，天線效應(yīng)，電壓降落，串?dāng)_這幾個(gè)影響信號(hào)完整性的因素，還著重對(duì)電壓降落問題進(jìn)行了重點(diǎn)分析。隨著功耗的增加和電源電壓的降低，電壓降落變得越來越嚴(yán)重。我們把寄生電阻對(duì)電壓的影響進(jìn)行了仿真，器件模型采用TSMC的器件模型庫(kù)，最后用CADENCE的SPECTRES電路模擬程序?qū)﹄娐愤M(jìn)行瞬態(tài)分析。同時(shí)為了與不考慮寄生電阻的情況作對(duì)比我們也對(duì)理想的情況做了模擬，然后把二者的結(jié)果進(jìn)行對(duì)比，分析電壓降落對(duì)電路性能的影響。
第1章 緒論
1.1 課題的背景及意義
自從1958年集成電路誕生以來，已經(jīng)歷了小規(guī)模集成（SSI）、中規(guī)模集成（MSI）、大規(guī)模集成（LSI）的發(fā)展階段，目前已進(jìn)入超大規(guī)模集成（VLSI）和特大規(guī)模集成（ULSI）階段，是一個(gè)“System on Chip”的時(shí)代。以最普遍的個(gè)人計(jì)算機(jī)微處理（如“X86”）為例，第一代16位的8086芯片中，共容納了約2.8萬(wàn)個(gè)晶體管，到了32位以上586計(jì)算機(jī)微處理器（如“奔騰”），芯片內(nèi)的晶體管元件數(shù)目已經(jīng)高達(dá)500萬(wàn)以上。
根據(jù)一般劃分，當(dāng)半導(dǎo)體工藝的最小特征尺寸小于1微米時(shí)，稱之為亞微米設(shè)計(jì)技術(shù)，當(dāng)最小特征尺寸小于0.5微米時(shí)，稱之為深亞微米設(shè)計(jì)技術(shù)(DSM：Deep Sub Micrometer)，而當(dāng)進(jìn)一步小于0.25微米時(shí)，可稱之為超深亞微米設(shè)計(jì)技術(shù)(VDSM：Very Deep Sub Micrometer) 。
現(xiàn)在國(guó)外商業(yè)化半導(dǎo)體芯片制造技術(shù)的主流已經(jīng)達(dá)到0.25微米、0.18微米的線寬，利用該技術(shù)可制作256Mb的DRAM和600MHZ的微處理器芯片，每片上集成的晶體管數(shù)在108~109量級(jí)。預(yù)計(jì)今后的發(fā)展的趨勢(shì)是0.09微米以下，即集成電路已進(jìn)入超深亞微米工藝時(shí)代[1]。
1.1.1 國(guó)內(nèi)外相關(guān)技術(shù)的研究及發(fā)展現(xiàn)狀
1．國(guó)外的發(fā)展現(xiàn)狀
IBM Microelectronics公司的工程師John Cohn表示，襯底耦合、電容耦合和互感都不是大問題，而對(duì)信號(hào)完整性影響最大的是通過電源線耦合的噪聲，這種噪聲在130納米設(shè)計(jì)中日趨成為一個(gè)問題，而且很難分析和處理。Cohn聲稱：“通過電網(wǎng)的串聯(lián)RL耦合非常麻煩，在0.25微米工藝下根本沒有這一問題，在0.18微米工藝下可能只有一兩個(gè)個(gè)別情況出現(xiàn)問題。但是在當(dāng)前的0.13微米工藝下，一個(gè)設(shè)計(jì)中幾十個(gè)或幾百個(gè)網(wǎng)絡(luò)受到這方面影響的情況并不少見。” 信號(hào)完整性問題應(yīng)該在下述環(huán)節(jié)中著重強(qiáng)調(diào)，包括電路設(shè)計(jì)，布局布線和模擬。
在電路設(shè)計(jì)中，設(shè)計(jì)者有更多的機(jī)會(huì)能夠控制信號(hào)完整性，對(duì)于高扇出的模塊比如說時(shí)鐘驅(qū)動(dòng)器設(shè)計(jì)者可以選擇用差分信號(hào)。
布局布線的準(zhǔn)確性將會(huì)更加困難，在IC設(shè)計(jì)中對(duì)于布局布線工具必須包含全部的寄生參數(shù)提取，以實(shí)現(xiàn)對(duì)時(shí)鐘偏移率和延遲的精確預(yù)測(cè)，最終的布線器將會(huì)和信號(hào)完整性工具集成到一起，如果信號(hào)完整性低于理想的閾值，將會(huì)重新布線。Synopsys 規(guī)劃了Design Compiler的替代產(chǎn)品——Physical Compiler。Physical Compiler 將邏輯綜合與信號(hào)完整性分析和布局相結(jié)合，以此解決信號(hào)完整性問題。Physical Compiler與Chip Architect、Clock Tree Compiler以及 Route Compiler等相結(jié)合，可提供一種支持深亞微米產(chǎn)品設(shè)計(jì)、綜合和布局布線的方法。 Magma Design公司認(rèn)識(shí)到，時(shí)序收斂是一種能夠避免因長(zhǎng)導(dǎo)線和位置鄰近的導(dǎo)線間的信號(hào)方向和信號(hào)轉(zhuǎn)換速率而引起的信號(hào)完整性問題。該公司采取的辦法是，在設(shè)計(jì)師確定的約束條件下，先固定信號(hào)通路的時(shí)間設(shè)置，再改變布局來適應(yīng)它。因此，即使拓?fù)浣Y(jié)構(gòu)變了，信號(hào)通路的特性仍保持不變。Cadence公司將它在幾年前購(gòu)買的綜合技術(shù)與分析工具相結(jié)合而產(chǎn)生了PKS（物理智能綜合）工具，其流程與Synopsys的產(chǎn)品相似。
電路的模擬也很重要。 Spice是在晶體管一級(jí)對(duì)電特性進(jìn)行建模的最常用的工具但是在深亞微米設(shè)計(jì)師有許多局限性。Celestry 公司已經(jīng)研制出一種基于晶體管的仿真器UltraSim，它可以在合理的時(shí)間內(nèi)按計(jì)算能力提供達(dá)到Spice精度的結(jié)果，以解決深亞微米的問題。為了有效地對(duì)信號(hào)完整性問題進(jìn)行驗(yàn)證，首先應(yīng)該準(zhǔn)確地建立影響完整性問題的模型然后用工具進(jìn)行寄生參數(shù)提取和驗(yàn)證，對(duì)于建模，有二維，準(zhǔn)三維和三維模型三種。二維模型的特點(diǎn)是適合于大計(jì)算量的參數(shù)提取，因此適合于全芯片的提取，三維模型最準(zhǔn)確但是完全用三維模型將耗費(fèi)大量的時(shí)間，為此只有在對(duì)一些關(guān)鍵網(wǎng)絡(luò)進(jìn)行提取時(shí)才使用三維模型。
在集成電路布線中，鋁被廣泛使用，其布線工藝較為簡(jiǎn)單。1997年9月，IBM公司率先推出一種稱為CMOS 7S的新技術(shù)，該技術(shù)在集成電路設(shè)計(jì)中采用銅代替鋁作為外部導(dǎo)電材料，使電路布線的尺寸更加微小，芯片處理邏輯運(yùn)算的能力更強(qiáng)。1997年，IBM公司了可用于集成電路生產(chǎn)的銅布線工藝。1998年，AMD公司便開始向銅布線工藝轉(zhuǎn)移，這在當(dāng)時(shí)是相當(dāng)冒險(xiǎn)的。如今工藝材料每4到5年就會(huì)出現(xiàn)一次變化，首先是銅，后來是低k電介質(zhì)陸續(xù)進(jìn)入生產(chǎn)工藝。而在鋁的時(shí)代，這種顯著的變化每10到20年才會(huì)出現(xiàn)一次。這使工廠的基礎(chǔ)設(shè)施必須能以較低的成本快速適應(yīng)新的材料。采用低k電介質(zhì)技術(shù)遇到的困難更多。低k電介質(zhì)技術(shù)的引入相對(duì)落后了4到6年。這一技術(shù)的延遲引入使銅布線的很多優(yōu)勢(shì)沒有發(fā)揮出來。早期的130nm工藝的邏輯設(shè)計(jì)有9層銅，與鋁布線工藝是一樣。其中很大一部分都用來補(bǔ)償二氧化硅的高電容。
2．國(guó)內(nèi)的發(fā)展現(xiàn)狀
集成度增加，集成電路芯片上的連線數(shù)目急劇上升，國(guó)內(nèi)采用多層金屬布線解決金屬化中遇到的困難。用兩層金屬布線可完成特征尺寸為10μm以上的集成電路，0.35μm需要4～5層，總連線長(zhǎng)度可達(dá)到380m；0.13μm需要6～7層，總長(zhǎng)度約為4km，予計(jì)到0.07μm需要10層，總長(zhǎng)達(dá)到10km。采用多層金屬互連可以顯著縮短器件之間的連線密度，減小RC時(shí)間常數(shù)和縮小芯片，使速度、集成度和可靠性都得到提高。
用RLC模型來估計(jì)互連線間耦合電容及對(duì)其結(jié)果地一些模擬，基于分析得出地結(jié)論，研究一些算法，在一定的串?dāng)_約束下調(diào)整布線。
國(guó)內(nèi)認(rèn)為金屬互連線的電阻、金屬互連線間及金屬層間的電容是互連線主要的寄生元件，它直接決定著互連線的RC延遲，關(guān)聯(lián)著信號(hào)的串?dāng)_。降低互連線的電阻和線間及層間的總電容將減小互連線引起的時(shí)間延遲并改善串?dāng)_。低介電常數(shù)替代傳統(tǒng)的二氧化硅，以及互連線和電介質(zhì)材料的幾何結(jié)構(gòu)最優(yōu)化是降低互連線寄生電容的兩個(gè)主要措施。用低電阻率金屬材料銅替代傳統(tǒng)的鋁作為互連線材料是降低互連線電阻的主要措施。
1.1.2 立題的目的與意義
學(xué)習(xí)并掌握深亞微米IC設(shè)計(jì)信號(hào)完整性問題的有關(guān)知識(shí)，找出影響信號(hào)完整性的因素，并研究其影響信號(hào)完整性的機(jī)理，對(duì)其提出一些解決方法，指導(dǎo)深亞微米IC設(shè)計(jì)，從而減少信號(hào)完整性對(duì)深亞微米IC設(shè)計(jì)的影響。
信號(hào)完整性定義為信號(hào)在電路中能以正確時(shí)序和電壓作出響應(yīng)能力。信號(hào)完整性問題不僅存在于PCB板上，而且也存在于芯片內(nèi)部，IC開關(guān)速度高、端接元件的布局不正確或高速信號(hào)的錯(cuò)誤布線會(huì)引起SI問題，從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不工作。由于深亞微米集成電路設(shè)計(jì)中一系列復(fù)雜而困難的技術(shù)問題，能否設(shè)計(jì)和制造深亞微米集成電路就成為衡量一個(gè)國(guó)家集成電路整體水平的主要標(biāo)準(zhǔn)。而信號(hào)完整性問題就是深亞微米集成電路設(shè)計(jì)中一系列復(fù)雜而困難的技術(shù)問題中極其重要的一個(gè)，為了更好地進(jìn)行深亞微米IC設(shè)計(jì)，必須對(duì)信號(hào)完整性問題進(jìn)行深入地研究。
1.2 論文結(jié)構(gòu)
第1章為緒論，主要介紹課題的背景及意義、深亞微米工藝設(shè)計(jì)的發(fā)展?fàn)顩r、相關(guān)領(lǐng)域的研究進(jìn)展和本課題主要研究?jī)?nèi)容。
第2章是信號(hào)完整性的概述，主要分析了影響信號(hào)完整性的主要因素，并大致介紹了串?dāng)_噪聲(cross-talk)，電遷移（Electromigration)，電壓下降（IR Drop），天線效應(yīng)（Antenna Effect）和接地反彈與襯底耦合（Ground bounce & Underlay coupling）的情況，而且還簡(jiǎn)要介紹了解決這些影響因素的方法。
第3章主要研究了串?dāng)_，連線延遲和串?dāng)_是影響深亞微米版圖設(shè)計(jì)的兩個(gè)很重要的因素，兩者都是從時(shí)序上影響設(shè)計(jì)。本章分析了串?dāng)_的起因，串?dāng)_可以由三種耦合機(jī)制引起，即電容、電感和輻射。從本質(zhì)上說，輻射耦合是一種自感EMI擾亂，并可以把它視作在EMI設(shè)計(jì)框架里面。而且本章還詳細(xì)介紹了電容串?dāng)_和電感串?dāng)_及其解決方法。
第4章主要研究了電遷移，在電路規(guī)模不斷擴(kuò)大，器件尺寸進(jìn)一步減小時(shí)，互連線中電流密度在上升，鋁條中的電遷移現(xiàn)在更為嚴(yán)重，成為VLSI中的一個(gè)主要可靠性問題。本章首先介紹了電遷移的原理及其影響因素，然后介紹了它的失效模式，最后分析了電遷移的解決措施。
第5章主要研究了電壓降，IR Drop是由電線電阻和電源與地之間的電流所產(chǎn)生的。如果電線的電阻值過高或者單元的電流比預(yù)想的要大，一種難以接受的電壓下降就會(huì)出現(xiàn)。簡(jiǎn)單的增加電線的線寬，降低電阻，并且由此電壓降低，但是同時(shí)它也會(huì)減少布線的面積，并且在大多數(shù)條件下不會(huì)被接受。確立設(shè)計(jì)之后，從事于IR Drop問題，當(dāng)今所普遍應(yīng)用的技術(shù)并不是對(duì)這些問題行之有效的方法。為了使設(shè)計(jì)中電流下降的位置更加完善，并且可以自動(dòng)地通過更寬地金屬層為IR Drop的最低估計(jì)值提供路徑，其所需要的是科學(xué)的設(shè)計(jì)和可用來實(shí)施的工具。本章進(jìn)行了模擬仿真實(shí)驗(yàn)，證實(shí)了本章的論述。
第6章主要研究了天線效應(yīng)。本章首先介紹了天線效應(yīng)的機(jī)理，然后論述了它的影響因素，最后提出了其解決方法。
第2章 信號(hào)完整性的概述 2.1 信號(hào)完整性的定義
信號(hào)完整性（Signal Integrity）是指信號(hào)未受到損傷的一種狀態(tài)。它表明信號(hào)通過信號(hào)線傳輸后仍保持其正確的功能特性，信號(hào)在電路中能以正確的時(shí)序和電壓作出響應(yīng)。由IC的時(shí)序可知，如果信號(hào)在穩(wěn)態(tài)時(shí)間(為了正確識(shí)別和處理數(shù)據(jù)，IC要求在時(shí)鐘邊沿前后輸入數(shù)據(jù)保持不變的時(shí)間段)內(nèi)發(fā)生了較大的跳變，IC就可能誤判或丟失部分?jǐn)?shù)據(jù)。若信號(hào)具有良好的信號(hào)完整性，則電路具有正確的時(shí)序關(guān)系和信號(hào)幅度，數(shù)據(jù)不會(huì)出現(xiàn)錯(cuò)誤的捕獲，這意味著接收端能夠得到正確的數(shù)據(jù)。相反，若出現(xiàn)信號(hào)完整性故障，就會(huì)引起任意的信號(hào)跳變，使信號(hào)不能正常響應(yīng)，導(dǎo)致系統(tǒng)工作異常，性能下降[3]。
2.2 信號(hào)完整性的起因及表現(xiàn)
隨著IC生產(chǎn)工藝尺寸的不斷縮小和die尺寸的不斷增大，對(duì)設(shè)計(jì)方法學(xué)和EDA工具的要求越來越高，對(duì)于IC設(shè)計(jì)團(tuán)隊(duì)來說進(jìn)行0.18微米以下的設(shè)計(jì)將面臨著越來越嚴(yán)峻的挑戰(zhàn)，由于目前缺少能有效解決信號(hào)完整性問題的設(shè)計(jì)方法學(xué)和工具，由信號(hào)完整性引起的邏輯和時(shí)序問題，常使芯片不能實(shí)現(xiàn)時(shí)序的正確收斂或測(cè)試過程中不能正常工作。假如設(shè)計(jì)工程師沒有充分考慮信號(hào)的完整性問題，原來工作正常的產(chǎn)品在應(yīng)用現(xiàn)場(chǎng)就存在發(fā)生故障的風(fēng)險(xiǎn)。仿真試驗(yàn)結(jié)果證實(shí)，IC開關(guān)速度過高、端接元件的布局欠妥、電路的互連不合理等都會(huì)引起信號(hào)完整性問題。信號(hào)完整性主要包括串?dāng)_、天線效應(yīng)、電遷移、電壓下降等。
(1) 串?dāng)_噪聲(cross-talk)
串?dāng)_是指毗鄰兩金屬線的線間耦合電容引起的噪聲現(xiàn)象?；ミB線耦合電容包括平行線間耦合電容、交叉線間耦合電容、線對(duì)地耦合電容等(見圖2-1)。當(dāng)一條金屬線中傳輸?shù)男盘?hào)發(fā)生跳變時(shí)，與其相鄰的金屬線中由于耦合電容（見圖2-1）的作用而伴隨著電荷的轉(zhuǎn)移，噪聲大小取決于信號(hào)的轉(zhuǎn)換速率。串?dāng)_噪聲對(duì)芯片的影響有二：
1. 串?dāng)_延遲。串?dāng)_對(duì)時(shí)序的影響，會(huì)使高速芯片不能以最快速度工作（見圖2-2 a）。
圖2-1 互連線電容的類型
a)
b)
圖2-2 串?dāng)_噪聲引起的信號(hào)延遲(Timing Error)和邏輯錯(cuò)誤(Logic Error)
因?yàn)椤笆芎Α惫?jié)點(diǎn)的時(shí)序是通過門電路的時(shí)延、相互連接的延遲以及相鄰節(jié)點(diǎn)的狀態(tài)決定，因此由串?dāng)_產(chǎn)生的時(shí)序問題微妙而復(fù)雜。每個(gè)周期都存在延遲，而不僅僅是互連引起的延遲，這些延遲的變化會(huì)造成時(shí)序無(wú)法收斂；
2. 串?dāng)_假信號(hào)會(huì)引起某些寄存器的錯(cuò)誤邏輯狀態(tài)（見圖2-2 b）。當(dāng)兩個(gè)或兩個(gè)以上的布線路徑存在一定距離并呈并行分布時(shí)，彼此之間就存在把脈沖從一個(gè)節(jié)點(diǎn)傳到另一個(gè)節(jié)點(diǎn)的耦合電容。如果一個(gè)“攻擊”節(jié)點(diǎn)信號(hào)發(fā)生變化，可導(dǎo)致鄰近的“受害”節(jié)點(diǎn)瞬態(tài)呈現(xiàn)一個(gè)異常的邏輯值，從而引起邏輯的異常改變，其結(jié)果引起邏輯運(yùn)算的重復(fù)錯(cuò)誤[2]。
(2) 電遷移（Electromigration)
電遷移現(xiàn)象是由于電源線和信號(hào)線上過高的電流密度導(dǎo)致的。
1. 金屬電源線中的過高電流密度而引起的“電子風(fēng)”，使得金屬離子遷移，從而形成了導(dǎo)線的空洞而導(dǎo)致某些情況下的斷路以及由遷移走的金屬堆積在別處而形成的短路現(xiàn)象（見圖2-3）。
2. 信號(hào)線的電遷移有時(shí)又稱為導(dǎo)線自熱，是由于互連線上信號(hào)的高速變化對(duì)電容的不斷充放電而引起的。當(dāng)脈沖通過導(dǎo)線時(shí)，導(dǎo)線本身的功耗將使導(dǎo)線溫度超過氧化層溫度。氧化層和導(dǎo)線之間的溫度差異會(huì)產(chǎn)生機(jī)械應(yīng)力，最終使導(dǎo)線斷裂。低K值的電介質(zhì)熱傳導(dǎo)性差，機(jī)械強(qiáng)度低，因此用其制作的導(dǎo)線自熱問題將更為嚴(yán)重。導(dǎo)線自熱問題由來已久，但在0.25微米及其以下工藝必須采用智能化程度更高的設(shè)計(jì)工具來解決導(dǎo)線自熱問題，否則芯片將無(wú)法工作。
圖2-3 電源線電遷移引起的空洞和小丘現(xiàn)象
(3) 電壓下降（IR Drop）
電壓降是由于電源線自身存在一定的電阻，或者單元的電流比預(yù)想的大而產(chǎn)生的電壓下降?？蓪?dǎo)致門和信號(hào)的延遲從而引起時(shí)序退化和時(shí)鐘偏移，以及噪聲容限的降低。IC只能按規(guī)定的時(shí)序接收數(shù)據(jù)，過多的信號(hào)延遲可能導(dǎo)致時(shí)序違背和功能的混亂，而且延遲會(huì)使芯片的工作頻率降低，從而影響芯片的性能。時(shí)鐘偏移還會(huì)使系統(tǒng)的功耗加大（見圖2-4）。
單純的增加電源線的寬度會(huì)降低電阻從而降低電壓降，但是那會(huì)減少可用的布線面積，因此在多數(shù)情況下并不適用。
圖2-4 電源線網(wǎng)孔上的電壓降
(4) 天線效應(yīng)（Antenna Effect）
天線效應(yīng)發(fā)生在芯片生產(chǎn)的過程中，與晶體管相連的金屬導(dǎo)線由于其上面幾層金屬層還沒有淀積上，因此處在一種浮在圓片表面的狀態(tài)，這些浮著的金屬線將會(huì)作為天線收集后續(xù)工藝中的電荷（比如等離子刻蝕）將這些電荷全都儲(chǔ)藏在柵極，當(dāng)電荷達(dá)到一定數(shù)量時(shí)會(huì)擊穿柵氧化層，就會(huì)造成器件的毀壞。在設(shè)計(jì)中柵面積與金屬線面積必須滿足一定比例。這一比例表明在天線效應(yīng)問題發(fā)生之前邏輯門的輸入能與多少條金屬線相連，換句話說，這意味著晶體管的柵極能夠容納多少電荷。通過插入跨線或者插入二極管的方法，可以有效地避免天線效應(yīng)[2]。
(5) 接地反彈與襯底耦合（Ground bounce &Underlay coupling）
接地反彈簡(jiǎn)稱地彈，指由于電路中較大的電流涌動(dòng)而在電源與地平面間產(chǎn)生大量噪聲的現(xiàn)象。如大量芯片同步切換時(shí)，會(huì)產(chǎn)生一個(gè)較大的瞬態(tài)電流從芯片與電源平面流過，芯片封裝與電源間的寄生電感、電容和電阻會(huì)引發(fā)電源噪聲，使得零電位平面上產(chǎn)生較大的電壓波動(dòng)（可能高達(dá)2v），足以造成其它元器件的錯(cuò)誤動(dòng)作。由于地平面的分割（數(shù)字地、模擬地、屏蔽地等），可能引起數(shù)字信號(hào)走到模擬地區(qū)域時(shí)，產(chǎn)生地平面回流反彈。
同樣電源平面分割，也可能出現(xiàn)同樣危害。負(fù)載容性的增大、阻性的減小、寄生參數(shù)的增大、切換速率增高以及同步切換數(shù)目的增加，均可能導(dǎo)致接地反彈增加。
同時(shí)，襯底耦合可能使設(shè)計(jì)面臨更大的挑戰(zhàn)。在硅片設(shè)計(jì)中，由于襯底和阱具有有限的電阻率，其上流過電流時(shí)會(huì)產(chǎn)生一定的壓降。而MOSFET管的閾電壓（開啟）取決于在柵區(qū)下面的襯底（或阱）的有效電壓，這意味著任何襯底電流不僅能越過MOSFET管的閾電壓，而且能越過邏輯門或時(shí)鐘電路的閾電壓，使設(shè)計(jì)很不可靠。隨著水平尺度與垂直尺度的下降，襯底和阱層的電阻增大，情況就變得更壞。
2.2 信號(hào)完整性的解決方法
對(duì)芯片設(shè)計(jì)，通常采用兩種方法解決信號(hào)完整性問題。其RF解決方案集中于傳輸線，常在封裝邊界上使用阻抗匹配辦法，而數(shù)字（即寬帶）解決方案則強(qiáng)調(diào)選擇封裝，控制同步切換數(shù)量和切換速度，在封裝外部電源引腳與地之間使用旁路電容，在IC內(nèi)部的電容則通過金屬層的重疊來實(shí)現(xiàn)，即為高速瞬態(tài)電流提供一個(gè)局部低阻抗通路，防止接地反彈。
然而，當(dāng)面臨深亞微米設(shè)計(jì)中的信號(hào)完整性問題時(shí)，通常的解決方案不再適用。例如，限制邊沿速率（Slew rate）雖然能夠明顯地改善接地反彈和串?dāng)_，但它同時(shí)限制了時(shí)鐘速率。研究新的解決方法必須能夠適宜深亞微米的IC設(shè)計(jì)。如增加襯底電阻問題可采用絕緣體上硅技術(shù)（SOI）來解決，這是在微米IC設(shè)計(jì)中被廣泛采用的技術(shù)。現(xiàn)在，解決信號(hào)完整性問題的方法主要是電路設(shè)計(jì)、合理布局和建模仿真[3]。
2.2.1 電路設(shè)計(jì)
在電路設(shè)計(jì)過程中，通過設(shè)計(jì)控制同步切換輸出數(shù)量，同時(shí)控制各單元的最大邊沿速率（dI/dt 和dV/dt），得到最低且可接受的邊沿速率，這可以有效地控制信號(hào)的完整性。也可為高輸出功能塊（如時(shí)鐘驅(qū)動(dòng)器）選擇使用差分信號(hào)。比如，通常時(shí)鐘使用ECL信號(hào)或全擺幅的差分信號(hào)。對(duì)于應(yīng)用工程師，通常是在傳輸線上端接無(wú)源元件（電阻、電容和鐵氧體），來實(shí)現(xiàn)傳輸線與負(fù)載間的阻抗匹配。端接策略的選擇應(yīng)該是對(duì)增加元件數(shù)目、開關(guān)速度和功耗的折中。端接串聯(lián)電阻R或RC電路，應(yīng)該盡量靠近激勵(lì)端或接收端，并獲得阻抗匹配，同時(shí)，電阻R（如10Ω）可以消耗掉邏輯電路的無(wú)用直流功率，電容（如39PF）可以在滿足開關(guān)速度的條件下削弱阻尼振蕩強(qiáng)度，但同時(shí)須仔細(xì)選擇該電容，防止其引腳電感引起的振蕩（ringing）。
2.2.2 合理布線
合理布線很重要，設(shè)計(jì)者應(yīng)該不違背一般的原則的情況下，利用現(xiàn)有的設(shè)計(jì)經(jīng)驗(yàn)，綜合多種可能的方案，優(yōu)化布線，消除潛在的問題。雖然有一些設(shè)計(jì)規(guī)則驅(qū)動(dòng)的布線器有助于設(shè)計(jì)者優(yōu)化設(shè)計(jì)，但還沒有一種完全由用戶定制設(shè)計(jì)規(guī)則和完全支持信號(hào)完整性分析的布線器。布線工具應(yīng)該與全部寄生參數(shù)抽取相結(jié)合，以得到對(duì)于時(shí)滯率和時(shí)延的準(zhǔn)確預(yù)測(cè)[3]。
2.2.3 建模仿真
合理地進(jìn)行電路建模仿真是最常見的解決辦法。在現(xiàn)代高速電路設(shè)計(jì)中，仿真分析顯示其優(yōu)越性。它給設(shè)計(jì)者準(zhǔn)確、直觀的設(shè)計(jì)結(jié)果，便于提早發(fā)現(xiàn)隱患，及時(shí)修改，縮短設(shè)計(jì)時(shí)間，降低設(shè)計(jì)成本。設(shè)計(jì)者應(yīng)對(duì)相關(guān)因素作合理估計(jì)，建立合理的模型。對(duì)于IC設(shè)計(jì)，電路的仿真必須在封裝的環(huán)境下進(jìn)行，仿真結(jié)果才能更接近鑄模后返回的硅片測(cè)試結(jié)果。由于信號(hào)完整性問題經(jīng)常作為間歇性錯(cuò)誤出現(xiàn)，因此重視同步切換控制、仿真和封裝，保證設(shè)計(jì)符合信號(hào)完整性要求，在硅片制造前解決問題。對(duì)于IC應(yīng)用，可利用仿真來選擇合理的端接元件和優(yōu)化元器件的布局，更容易識(shí)別潛在問題，并及時(shí)采取正確的端接策略和布局約束機(jī)制來解決相關(guān)的信號(hào)完整性問題。隨著時(shí)鐘頻率的增加和IC尺寸的持續(xù)下降，保持信號(hào)完整性對(duì)設(shè)計(jì)者來說越來越富有挑戰(zhàn)性，這使得建模仿真成為設(shè)計(jì)中不可或缺的環(huán)節(jié)[3]。
2.3 本章小結(jié)
本章是信號(hào)完整性的概述，主要分析了影響信號(hào)完整性的主要因素，并介紹了串?dāng)_噪聲(Cross-talk)，電遷移（Electromigration)，電壓下降（IR Drop）， 天線效應(yīng)（Antenna Effect）和接地反彈與襯底耦合（Ground bounce & Underlay coupling）的概念和原理，并且簡(jiǎn)要介紹了解決信號(hào)完整性問題的方法。本章給出一個(gè)對(duì)信號(hào)完整性的初步認(rèn)識(shí)，了解到深亞微米中信號(hào)完整性問題的重要性，并大致說明了解決問題的著手點(diǎn)。
轉(zhuǎn)貼于
第3章 串?dāng)_
3.1 串?dāng)_的定義
串?dāng)_是相鄰線之間的耦合（cross-couping）電容影響了其中一個(gè)線的信號(hào)完整性的結(jié)果。在邏輯門驅(qū)動(dòng)互連線時(shí)，一根互連線一般與幾根相鄰線耦合，它們有垂直方向的和水平方向的。研究時(shí)只關(guān)注同層中相鄰線對(duì)門和線延遲的影響，稱這根互連線為“受害線”，對(duì)它造成影響的線叫“侵害線”?，F(xiàn)在新的工藝有更多的金屬層，則耦合電容與地電容之間的比值就加大，其影響就越嚴(yán)重了；同時(shí)在0.25um、0.18um工藝下，器件閾值越小，其噪聲冗余就越小，以往被忽視的串?dāng)_現(xiàn)在不得不考慮。
串?dāng)_的危害很大，由于兩條線之間的耦合電容的影響，侵害線上的變換引起受害線不想要的變換，從而引起電路邏輯失靈，使接受器出現(xiàn)重復(fù)的邏輯變換，從而使受害線上信號(hào)完整性受到破壞[1]。
3.2 串?dāng)_的分類
(1) 電容串?dāng)_
導(dǎo)線之間都存在電容，當(dāng)它們離的足夠近時(shí)，電容就會(huì)變大，大到可以將巨大的能量從一條導(dǎo)線(侵略線或工作線)耦合到另一條線(受害線或被動(dòng)線)。電容允許移位電流穿過間隙并注入受害線，因?yàn)闊o(wú)論是上行還是下行電阻都是一樣的，電流平均分開將波動(dòng)沿各自的方向輸送。圖3-1中描述的就是耦合現(xiàn)象，電容沿兩條傳輸線分布。共有電容每單位的長(zhǎng)度是Cm。通常的問題是需要有表示兩條線的耦合微分方程的聯(lián)立解。近似值可以用來顯示基本特性，也可以導(dǎo)出適用于弱耦合的有用程式。
圖3-1中的分流中顯示了一小段耦合傳輸線當(dāng)電壓波動(dòng)經(jīng)過侵略線時(shí)，它會(huì)通過位移電流注入受害線，之后電流沿著各自的方向平均分開， 侵略波動(dòng)會(huì)引起脈沖，脈沖有與邊緣速率相等的寬度，并且在受害線上沿相反方向蔓延。在侵略線上由低至高的過渡會(huì)在受害線上引起正脈沖，而從高到低的過渡會(huì)引起負(fù)脈沖。
一旦串?dāng)_信號(hào)被發(fā)送到受害線上，它也會(huì)反過來影響侵略線，發(fā)生串?dāng)_，并會(huì)擾亂侵略線的波形，并且使串?dāng)_的計(jì)算結(jié)果復(fù)雜化。當(dāng)次要的串?dāng)_可以忽略不計(jì)時(shí)，就可以稱為弱耦合;相反，稱為強(qiáng)耦合，簡(jiǎn)單的串?dāng)_方程依賴于弱耦合。
圖3-1由于耦合電容產(chǎn)生串?dāng)_的簡(jiǎn)圖
侵略線與向前的受害線波動(dòng)一同并各自向負(fù)載和遠(yuǎn)處運(yùn)動(dòng)。因此，每增加線時(shí)，侵略線邊緣都會(huì)增加受害脈沖，受害脈沖會(huì)在波形不斷移動(dòng)中不斷增大。終端噪聲(FEN)是一個(gè)寬度接近于侵略線上邊緣速率的單一脈沖。
侵略線和相反的受害線波形沿反方向移動(dòng)，因此侵略線能注入電流的交疊部分只有一半的增長(zhǎng)時(shí)間。這段時(shí)間之后，脈沖會(huì)不變地向終端移動(dòng)。然而，這些脈沖會(huì)連續(xù)地產(chǎn)生，因此當(dāng)終端產(chǎn)生地最后一個(gè)脈沖蔓延回近終端時(shí)，近終端至少需要2*TOF接收它們。
總之，電容串?dāng)_會(huì)在終端產(chǎn)生短暫的脈沖，在近終端出現(xiàn)一個(gè)長(zhǎng)信號(hào)，終端信號(hào)會(huì)隨著長(zhǎng)線增長(zhǎng)幅度，而近終端噪聲會(huì)隨著長(zhǎng)線增大寬度。串?dāng)_噪聲在由低到高過渡時(shí)是正的，而由高到低時(shí)是負(fù)的。該結(jié)果在圖3-2中得以總結(jié)[4]。
(2) 電感串?dāng)_
由兩條信號(hào)線組成的閉合環(huán)路是由相互聯(lián)系的電感線圈耦合而產(chǎn)生的，根據(jù)V=m*di/dt，侵略線上的電流變化會(huì)引起受害線上的串?dāng)_電壓。與電流注入受害線的電容串?dāng)_相比，電流的網(wǎng)點(diǎn)的變化是零，侵略線只能驅(qū)使電流沿著受害線流動(dòng)。結(jié)果，正反向的電流有著相反的極性。耦合的概述(圖3-3)電感線圖，m是沿著電線的長(zhǎng)度分布的。與電容串?dāng)_的情況相同，通常的問題是需要有表示兩條線的耦合微分方程的聯(lián)立解。近似值可以用來顯示基本特性，也可以導(dǎo)出適用于弱耦合的適用方程。
圖3-2 弱電容耦合噪聲波形的總結(jié)
圖3-3 電感耦合產(chǎn)生串?dāng)_的簡(jiǎn)圖
圖3-3中的分流顯示了一小段耦合傳輸線。當(dāng)電流波形經(jīng)過侵略線時(shí)，它會(huì)通過共有電感線圈對(duì)受害線產(chǎn)生串聯(lián)電壓。侵略波形會(huì)引起脈沖，脈沖有著與邊緣速率相等的寬度，并且在受害線上沿相反方向蔓延。在侵略線上由低至高的過渡會(huì)在受害線上引起陽(yáng)性反向脈沖，而從高到低的過渡會(huì)產(chǎn)生陰性正向脈沖。
因此，電感串?dāng)_是跟隨電容串?dāng)_而產(chǎn)生的。正向噪聲與侵略共同移動(dòng)并且逐漸地、連續(xù)地增加幅度。反向噪聲自它之后只增加邊緣速率一般的噪聲，并且侵略線波形向相反方向移動(dòng)。
總之，電感串?dāng)_與電容串?dāng)_很相似：在終端都會(huì)產(chǎn)生短暫的脈沖，在近終端會(huì)產(chǎn)生長(zhǎng)信號(hào)。二者不同在于標(biāo)志，正向電感與電容會(huì)有相反的標(biāo)志。該結(jié)果在圖3-4中得以總結(jié)[1]。
圖3-4 弱電感耦合噪聲波形的總結(jié)
(3) 總串?dāng)_
通常情況下，電容和電感串?dāng)_會(huì)同時(shí)出現(xiàn)。一個(gè)確定的假設(shè)即兩條耦合的電線的相速度是相等的。由于電容和電感串?dāng)_的相反極性，終端的噪聲會(huì)有些抵消。
對(duì)于近終端噪聲，不可能被抵消，故近終端串?dāng)_總是存在的。注意，終端串?dāng)_的抵消可以產(chǎn)生定向耦合器。隨著終端的抵消，由左向右移動(dòng)的信號(hào)只能出現(xiàn)在左端口。同樣，由右向左移動(dòng)的信號(hào)只能在右端口產(chǎn)生信號(hào)。這樣的定向耦合器可以用來產(chǎn)生網(wǎng)絡(luò)分析器理論，它可以起主要定向行波的作用。從理論上來說，在兩條電線上，好的性能需要與其相同的相速度，更加細(xì)致平衡的電容和電感串?dāng)_。
在數(shù)字系統(tǒng)里，許多相近的且隔開的電線存在著串?dāng)_構(gòu)成的混合。對(duì)電容串?dāng)_來說，電線互相保護(hù)以使對(duì)受害線的Cm迅速減少，使其免受侵略線侵害。因此，電容串?dāng)_通常對(duì)一條電線的相鄰線影響強(qiáng)烈，但對(duì)其它線的影響卻很微弱。對(duì)電感串?dāng)_來說，普通金屬并不對(duì)磁場(chǎng)起保護(hù)作用，所以m慢慢的減少且電感串?dāng)_對(duì)一條線的大多相鄰線的影響都很強(qiáng)烈。綜合這個(gè)結(jié)果，典型的串?dāng)_是相鄰線之間的耦合，即同時(shí)的電感和電容串?dāng)_，并且通常情況下電容串?dāng)_占主導(dǎo)地位[4]。
3.3 抗串?dāng)_噪聲的措施
解決串?dāng)_時(shí)最好的方法是不能引起侵害線上的邏輯錯(cuò)誤，其有效方式是：
（1） 在侵害線和受害線之間加入地線是解決串?dāng)_的一個(gè)有效的方式，它能極大的減小串?dāng)_，其不足是增大了芯片面積，所以不能在芯片中全范圍的應(yīng)用，可以用在一些全局的線中，它比加大線間距有效的多。
（2） 改變線間距可以在微量上減小串?dāng)_， 但是用加大線間距離的方法減小串?dāng)_遠(yuǎn)遠(yuǎn)比不上在兩線之間加入地線的方法。
（3） 加大受害線上的驅(qū)動(dòng)或是加入緩沖器或反向器。和受害線輸入端相連器件的驅(qū)動(dòng)電阻越大，侵害線對(duì)受害線的干擾越大，說明了如果受害線上驅(qū)動(dòng)器件驅(qū)動(dòng)能力很強(qiáng)時(shí)會(huì)有效的減小串?dāng)_。在發(fā)生串?dāng)_的地方，最好的辦法是用驅(qū)動(dòng)能力強(qiáng)的器件代替驅(qū)動(dòng)能力弱的器件；如果不想替換器件按比例適當(dāng)?shù)丶尤刖彌_器[1]。
3.4 本章小結(jié)
串?dāng)_是相鄰線之間的耦合電容影響了其中一個(gè)線的信號(hào)完整性的結(jié)果。串?dāng)_的危害很大，由于兩條線之間的耦合電容的影響，侵害線上的變換引起受害線不想要的變換，從而引起電路邏輯失靈，使接受器出現(xiàn)重復(fù)的邏輯變換，從而使受害線上信號(hào)完整性受到破壞。解決串?dāng)_問題現(xiàn)在來說沒有十分有效的方法，只能減小而不能完全消除。
第4章 電遷移
在微電子器件中，金屬互連線大多采用鋁膜。只是因?yàn)殇X具有一些優(yōu)點(diǎn)，如導(dǎo)電率高，能與硅材料形成低阻的歐姆接觸，與二氧化硅層等介質(zhì)膜具有良好的粘附性和便于加工等。但是使用中也存在一些問題，如性軟，機(jī)械強(qiáng)度低，容易劃傷；化性活潑，易受腐蝕；在高電流密度時(shí)，抗電遷移能力差。在電路規(guī)模不斷擴(kuò)大，器件尺寸進(jìn)一步減小時(shí)，互連線中電流密度在上升，鋁條中的電遷移現(xiàn)在更為嚴(yán)重，成為VLSI中的一個(gè)主要可靠性問題。
4.1 電遷移原理
當(dāng)器件工作時(shí)，金屬互連線的鋁條內(nèi)有一定電流通過，金屬離子沿導(dǎo)體產(chǎn)生質(zhì)量的輸運(yùn)，其結(jié)果會(huì)使導(dǎo)體的某些部位產(chǎn)生空洞或晶須(小丘)，這即電遷移現(xiàn)象，在塊狀金屬中，其電流密度較低(小于102A/cm2)，電遷移現(xiàn)象只在接近材料熔點(diǎn)的高溫時(shí)才會(huì)發(fā)生，薄膜材料則不然，淀積在硅襯底上的鋁條，截面積很小和良好的散熱條件，電流密度可高達(dá)107A/cm2，所以在較低的溫度下就會(huì)發(fā)生電遷移。
在一定的溫度下，金屬薄膜中存在一定的空位濃度，金屬離子通過空位而運(yùn)動(dòng)，但自擴(kuò)散只是隨機(jī)地引起原子地重新排列，只有受到外力時(shí)才可產(chǎn)生定向運(yùn)動(dòng)。通電導(dǎo)體中作用在金屬離子上的力F有兩種：一種是電場(chǎng)力Fq，另一種是導(dǎo)電載流子和金屬離子間互相碰撞發(fā)生動(dòng)量交換而使離子產(chǎn)生運(yùn)動(dòng)的力，這種力叫做摩擦力Fe。對(duì)鋁、金等金屬膜，載流子為電子這時(shí)電場(chǎng)力Fq很小，摩擦力起主要作用，離子流與載流子運(yùn)動(dòng)方向相同。這一摩擦力又稱"電子風(fēng)"。經(jīng)過理論分析有
F=Fq+Fe=Z*qE
(4-10)
式中Z*稱有效原子價(jià)數(shù)，E為電場(chǎng)強(qiáng)度，q為電子電荷。對(duì)鉑、鈷、金、鋁材料，其Z*分別為+0.3，+1.6，-8，-30。負(fù)的Z*是"電子風(fēng)"，使金屬離子向正極移動(dòng)，Z*為正值是"空穴風(fēng)"，使金屬離子向負(fù)極方向遷移，Z*絕對(duì)值小，抗電遷移能力就大。
產(chǎn)生電遷移失效的內(nèi)因是薄膜導(dǎo)體內(nèi)結(jié)構(gòu)的非均勻性，外因是電流密度。因電遷移而失效的中位壽命tMTF可用Black方程表示(直流情況下)
tMTF =AW^pL^qJ^-mexp(Ea/kT)
(4-11a)
可進(jìn)一步化為
tMTF =AdcJ^-mexp(Ea/kT)
(4-11b)
式中 A、p、q——經(jīng)驗(yàn)常數(shù)
W、L——分別為互連線寬和長(zhǎng)度，
Adc——與線寬有關(guān)的一個(gè)常數(shù)
J——流過的電流密度A/cm^2
m——1～3的常數(shù)
Ea——激活能(eV)
T——金屬條溫度(K)
k——波爾茲曼常數(shù)8.62×10^-5(eV/ K)
由上式可知電遷移與J、T關(guān)系密切，而m是一個(gè)很重要的參量，它與J、T、模的微觀結(jié)構(gòu)和模上溫度有關(guān)，在VLSI中一般取1.5～2[5]。
4.2 電遷移的影響因素
電路規(guī)模不斷擴(kuò)大，器件尺寸進(jìn)一步減小，互連線中電流密度在上升，鋁條中的電遷移現(xiàn)在更為嚴(yán)重，成為VLSI中的一個(gè)主要可靠性問題。主要影響電遷移的因素如下：
(1) 布線幾何形狀的影響 從統(tǒng)計(jì)觀點(diǎn)看，金屬條是由許多含有結(jié)構(gòu)缺陷的體積元串接而成的，則薄膜的壽命將由結(jié)構(gòu)缺陷最嚴(yán)重的體積元決定。若單位長(zhǎng)度的缺陷數(shù)目是常數(shù)，隨著膜長(zhǎng)的增加，總?cè)毕輸?shù)也增加，所以膜條越長(zhǎng)壽命越短，壽命隨布線長(zhǎng)度而呈指數(shù)函數(shù)縮短，在某值趨近恒定。
關(guān)鍵詞：專業(yè)建設(shè)；學(xué)科建設(shè)；教學(xué)團(tuán)隊(duì)
中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2015）48-0119-02
近年來，隨著國(guó)家產(chǎn)業(yè)結(jié)構(gòu)的不斷調(diào)整和新常態(tài)的出現(xiàn)，根據(jù)國(guó)家經(jīng)濟(jì)社會(huì)發(fā)展的需要，為了適應(yīng)新常態(tài)下的人才需求，許多高校有針對(duì)性地開設(shè)新專業(yè)，調(diào)整學(xué)科專業(yè)結(jié)構(gòu)，為國(guó)家建設(shè)發(fā)展提供了智力支持和人才保障。新增設(shè)專業(yè)的建設(shè)，為高等院校的發(fā)展注入了新鮮血液，也為其自身的生存與發(fā)展起到了重要的作用，同時(shí)，也帶來了新的問題與挑戰(zhàn)。如何培養(yǎng)具有專業(yè)綜合競(jìng)爭(zhēng)力的高素質(zhì)人才，力求在滿足社會(huì)需要的前提下盡力提高人才培養(yǎng)的質(zhì)量，保證學(xué)生能就業(yè)、易就業(yè)、就好業(yè)，是新增設(shè)專業(yè)的主任、學(xué)校各有關(guān)部門和輔導(dǎo)員必須面臨的問題。西安工程大學(xué)微電子科學(xué)與工程專業(yè)在新增專業(yè)學(xué)科建設(shè)的實(shí)踐過程中，進(jìn)行了有益的探索。
一、西安工程大學(xué)微電子科學(xué)與工程專業(yè)的基本情況
我校微電子科學(xué)與工程專業(yè)是在應(yīng)用物理學(xué)專業(yè)微電子方向的基礎(chǔ)上，于2009年提出申請(qǐng)，同年9月經(jīng)陜西省教育廳批準(zhǔn)，于2010年增設(shè)的，專業(yè)代碼為080704，屬于工學(xué)大類，電子信息類。學(xué)制四年，授予理學(xué)學(xué)士學(xué)位。本專業(yè)培養(yǎng)具備微電子科學(xué)與工程專業(yè)扎實(shí)的自然科學(xué)基礎(chǔ)、系統(tǒng)的專業(yè)知識(shí)和較強(qiáng)的實(shí)驗(yàn)技能與工程實(shí)踐能力，能在微電子科學(xué)技術(shù)領(lǐng)域從事研究、開發(fā)、制造和管理等方面工作的專門人才。
二、微電子科學(xué)與工程的專業(yè)特征
通過實(shí)驗(yàn)、技能訓(xùn)練和到實(shí)習(xí)基地頂崗實(shí)習(xí)，本專業(yè)畢業(yè)生應(yīng)具備以下能力：（1）掌握數(shù)學(xué)、物理等方面的基本理論和基本知識(shí)；（2）掌握固體電子學(xué)、微電子器件和集成電路設(shè)計(jì)與制造等方面的基本理論和基本知識(shí)，掌握集成電路和其他半導(dǎo)體器件的分析與設(shè)計(jì)方法，具有獨(dú)立進(jìn)行版圖設(shè)計(jì)、器件性能分析的基本能力；（3）了解相近專業(yè)的一般原理和知識(shí)；（4）熟悉國(guó)家電子產(chǎn)業(yè)政策、國(guó)內(nèi)外有關(guān)的知識(shí)產(chǎn)權(quán)及其他法律法規(guī)；（5）了解VLSI和其他新型半導(dǎo)體器件的理論前沿、應(yīng)用前景和最新發(fā)展動(dòng)態(tài)，以及微電子產(chǎn)業(yè)發(fā)展?fàn)顩r；（6）掌握資料查詢、文獻(xiàn)檢索及運(yùn)用現(xiàn)代信息技術(shù)獲取相關(guān)信息的基本方法；具有一定的實(shí)驗(yàn)設(shè)計(jì)，創(chuàng)造實(shí)驗(yàn)條件，歸納、整理、分析實(shí)驗(yàn)結(jié)果，撰寫論文，參與學(xué)術(shù)交流的能力。
微電子科學(xué)與工程專業(yè)具備以下特征：兼容性：本專業(yè)是理工兼容的專業(yè)，融合了物理學(xué)、化學(xué)、電子學(xué)、材料科學(xué)、計(jì)算機(jī)科學(xué)、集成電路設(shè)計(jì)制造學(xué)等多個(gè)學(xué)科的基本知識(shí)、基礎(chǔ)理論；交叉性：微電子科學(xué)與工程專業(yè)是超凈、超純、超精細(xì)加工等多種技術(shù)交叉的基礎(chǔ)上發(fā)展起來的學(xué)科；基礎(chǔ)性：微電子科學(xué)與工程專業(yè)是電子科學(xué)技術(shù)、信息科學(xué)技術(shù)、計(jì)算機(jī)科學(xué)技術(shù)的先導(dǎo)和基礎(chǔ)，是發(fā)展現(xiàn)代高新技術(shù)和國(guó)民經(jīng)濟(jì)現(xiàn)代化的重要基礎(chǔ)。
三、學(xué)科建設(shè)的實(shí)踐與探索
學(xué)科建設(shè)是一個(gè)長(zhǎng)期積累、不斷提高的過程，重在建設(shè)和積累。我們?cè)诮ㄔO(shè)過程中以教學(xué)團(tuán)隊(duì)為抓手，以課程群為載體，以課堂教學(xué)為主渠道，以深化改革為手段，以培養(yǎng)學(xué)生實(shí)踐創(chuàng)新能力、持續(xù)提高教學(xué)質(zhì)量為目標(biāo)。將教學(xué)團(tuán)隊(duì)建設(shè)、課程群建設(shè)和教學(xué)改革緊密結(jié)合，作為系統(tǒng)工程整體推進(jìn)，實(shí)現(xiàn)成效的最大化。
教學(xué)團(tuán)隊(duì)建設(shè)、師資隊(duì)伍建設(shè)和青年教師培養(yǎng)相結(jié)合。教學(xué)團(tuán)隊(duì)從師資隊(duì)伍中產(chǎn)生，不能孤立于師資隊(duì)伍建設(shè)之外，師資隊(duì)伍建設(shè)需要高水平教學(xué)團(tuán)隊(duì)的帶領(lǐng)和引導(dǎo)，需要傳幫帶。為了使教學(xué)團(tuán)隊(duì)具備堅(jiān)實(shí)的基礎(chǔ)，同時(shí)發(fā)揮其輻射引領(lǐng)作用，必須提高教師的整體教學(xué)水平和大面積教學(xué)質(zhì)量，必須大力狠抓師資隊(duì)伍建設(shè)，對(duì)于開辦時(shí)間不長(zhǎng)的新專業(yè)而言，更要特別注重新進(jìn)青年教師的培養(yǎng)。
首先，理念引導(dǎo)，認(rèn)識(shí)到位。我們始終堅(jiān)持教學(xué)是人才培養(yǎng)的第一要?jiǎng)?wù)的宗旨，確立了教學(xué)的重要地位，為了把教學(xué)這個(gè)良心活做好，我們?cè)诮虒W(xué)活動(dòng)中一再?gòu)?qiáng)調(diào)換位思考，希望任課教師要像當(dāng)年要求自己的教師那樣要求自己，以對(duì)學(xué)生、學(xué)校、家長(zhǎng)、專業(yè)、社會(huì)高度負(fù)責(zé)的態(tài)度講好每一節(jié)課。教師們教學(xué)態(tài)度端正、認(rèn)識(shí)到位，責(zé)任心強(qiáng)，這是搞好教學(xué)工作的前提。其次，建立長(zhǎng)效機(jī)制。通過建立一系列行之有效的規(guī)章制度、運(yùn)行機(jī)制和政策措施，如青年教師培訓(xùn)培養(yǎng)機(jī)制、教學(xué)信息交流反饋機(jī)制、資源經(jīng)驗(yàn)共享互用機(jī)制，通過互相聽課、針對(duì)性聽課、隨機(jī)聽課、學(xué)生評(píng)教等渠道了解、檢查教師的教學(xué)情況，做到有問題及時(shí)反饋、溝通并督促限期整改。
針對(duì)新近開辦專業(yè)青年教師多的現(xiàn)狀，我們著力培養(yǎng)青年教師的教學(xué)基本功，定期、不定期召開青年教師座談會(huì)，交流治學(xué)、教學(xué)、科研經(jīng)驗(yàn)，要求他們跟班聽課并要聽不同教師的講課，博采眾長(zhǎng)。同時(shí)，要求青年教師根據(jù)工作需要，結(jié)合個(gè)人特長(zhǎng)選定主講課程（至少兩門），扎實(shí)練就教學(xué)基本功。鼓勵(lì)和支持年輕教師到國(guó)內(nèi)外進(jìn)修學(xué)習(xí)，加速他們的成長(zhǎng)。
1.課程群建設(shè)、教學(xué)團(tuán)隊(duì)建設(shè)與課堂教學(xué)相結(jié)合。教學(xué)團(tuán)隊(duì)不能脫離課程而單獨(dú)存在，課程群需要高水平的教學(xué)團(tuán)隊(duì)去建設(shè)。目前課堂教學(xué)仍是本科教學(xué)的主渠道，因此必須將課程群建設(shè)、教學(xué)團(tuán)隊(duì)建設(shè)融入課堂教學(xué)，才能把建設(shè)落到實(shí)處，并在具體的課堂教學(xué)中體現(xiàn)建設(shè)效果。微電子教學(xué)團(tuán)隊(duì)和課程組認(rèn)真研究了半導(dǎo)體物理、半導(dǎo)體器件、集成電路設(shè)計(jì)原理等這幾門課程之間的區(qū)別、聯(lián)系、共性和互補(bǔ)性，對(duì)傳統(tǒng)的教學(xué)內(nèi)容進(jìn)行了整合、改革，以促進(jìn)各課程之間的相互滲透、優(yōu)勢(shì)互補(bǔ)和資源共享，更好地處理理論教學(xué)、實(shí)驗(yàn)教學(xué)和實(shí)際應(yīng)用之間的關(guān)系。把教學(xué)團(tuán)隊(duì)和課程群建設(shè)的成果有效地落實(shí)到課堂教學(xué)中，接受課堂和學(xué)生的檢驗(yàn)，并做到互相促進(jìn)，增強(qiáng)了整體效果。
2.課程建設(shè)與科學(xué)研究、教學(xué)研究、教學(xué)改革相結(jié)合。只有深入開展教學(xué)研究，才能有效地推進(jìn)教學(xué)改革和課程建設(shè)。我們對(duì)教學(xué)研究常抓不懈，常研常新，從教學(xué)內(nèi)容、教學(xué)方法、教學(xué)手段和方案實(shí)施等方面全方位抓起，不斷深化教學(xué)研究和教學(xué)改革。對(duì)于課程內(nèi)容的研究與改革，從宏觀上把握課程的科學(xué)體系和各部分之間的關(guān)系、理清主線、抓住要點(diǎn)；從微觀上對(duì)教材的具體內(nèi)容進(jìn)行深入研究，如MOS場(chǎng)效應(yīng)管與現(xiàn)行手機(jī)屏之間的關(guān)系，由于和實(shí)際生活非常近，非常受學(xué)生的歡迎。教學(xué)方式與手段的研究與改革方面，可以閱讀科學(xué)史和科學(xué)家傳記，從中受到啟發(fā)，如楊振寧的老師泰勒水平很高，但往往無(wú)暇備課，上課時(shí)總是現(xiàn)想現(xiàn)推，有時(shí)就會(huì)陷入困境或誤入歧途，恰恰是在他擺脫困境和糾錯(cuò)的探索中，讓細(xì)心的學(xué)生有機(jī)會(huì)親眼看到老師的思維過程和分析、解決問題的方法。這是鮮活的問題解決式教學(xué)，泰勒是無(wú)意的，有經(jīng)驗(yàn)的教師難道不可以有意而為嗎？教學(xué)的關(guān)鍵和難處在于揭示前人的發(fā)現(xiàn)過程和思想脈絡(luò)，這就需要任課教師了解相關(guān)的歷史和教育學(xué)原理，在發(fā)揮教師主導(dǎo)作用的同時(shí)，通過提問、專題討論等方式活躍課堂氣氛，促使學(xué)生積極思考，讓其從知識(shí)的被動(dòng)接受者轉(zhuǎn)變?yōu)橹鲃?dòng)參與者和糾結(jié)探索者，發(fā)揮學(xué)生的主體作用。進(jìn)而微電子科學(xué)與工程專業(yè)的教師把自己現(xiàn)有的縱橫向科研課題帶入課堂教學(xué)中去，讓學(xué)生感受科學(xué)研究的氛圍，并通過專業(yè)課程的熏陶培養(yǎng)學(xué)生的科學(xué)美感。
3.理論教學(xué)、模擬實(shí)驗(yàn)、實(shí)驗(yàn)教學(xué)與生產(chǎn)實(shí)踐相結(jié)合。實(shí)踐性教學(xué)環(huán)節(jié)包括：認(rèn)識(shí)實(shí)踐、畢業(yè)實(shí)踐和畢業(yè)設(shè)計(jì)等幾方面。加強(qiáng)實(shí)踐教學(xué)環(huán)節(jié)，突出微電子學(xué)應(yīng)用型人才培養(yǎng)特色。提高校內(nèi)實(shí)驗(yàn)實(shí)踐基地建設(shè)的規(guī)模與水平；加強(qiáng)與校外教學(xué)實(shí)踐基地合作，提升校外合作教育基地的層次和聯(lián)系緊密度，實(shí)行“雙師型”教學(xué)模式，加強(qiáng)實(shí)踐教學(xué)環(huán)節(jié)，提高學(xué)生的實(shí)踐能力。形成先進(jìn)的實(shí)踐教學(xué)理念，堅(jiān)持不斷的實(shí)訓(xùn)，構(gòu)建以學(xué)生為主體的實(shí)踐教學(xué)模式，以取代傳統(tǒng)的教師主體式的模式，構(gòu)建主動(dòng)適應(yīng)社會(huì)發(fā)展所需人才的培養(yǎng)體系。加大力度組織學(xué)生參加各類科技競(jìng)賽，力求每年參與創(chuàng)新創(chuàng)業(yè)實(shí)踐和學(xué)科競(jìng)賽活動(dòng)的學(xué)生比例逐年遞增的趨勢(shì)。生產(chǎn)實(shí)踐是學(xué)生學(xué)以致用、鍛煉能力、增強(qiáng)創(chuàng)新的重要活動(dòng)，通過不斷加強(qiáng)實(shí)驗(yàn)性、實(shí)踐性、應(yīng)用性、創(chuàng)新性教育環(huán)節(jié)，使學(xué)生自己體驗(yàn)學(xué)、用微電子的樂趣，有效地提高了學(xué)生的實(shí)踐能力和創(chuàng)新意識(shí)。
四、結(jié)語(yǔ)
在學(xué)科建設(shè)中多位一體，統(tǒng)籌統(tǒng)建，將課程群、教學(xué)團(tuán)隊(duì)、課堂教學(xué)、實(shí)驗(yàn)教學(xué)、實(shí)踐教學(xué)、創(chuàng)新教育、青年教師培養(yǎng)等有機(jī)融合、統(tǒng)籌統(tǒng)建，視為一個(gè)系統(tǒng)工程整體推進(jìn)，最大限度地發(fā)揮其綜合效益。經(jīng)過6年的建設(shè)與實(shí)踐，教學(xué)團(tuán)隊(duì)建設(shè)不斷加強(qiáng)。2014年8月我校微電子教學(xué)團(tuán)隊(duì)獲得省級(jí)教學(xué)團(tuán)隊(duì)稱號(hào)，青年教師培養(yǎng)富有成效，取得了較為滿意的成績(jī)，也得到了兄弟院校和同行的好評(píng)。
參考文獻(xiàn)：
[1]劉占柱，于彥華，趙湘蓮.新專業(yè)建設(shè)的研究與實(shí)踐――以吉林農(nóng)業(yè)大學(xué)為例[J].中國(guó)林業(yè)教育，2012，30（4）.
[2]劉煥軍.培養(yǎng)大學(xué)生提出問題的能力方法探討[J].中國(guó)科教創(chuàng)新導(dǎo)刊，2010，（4）.
[3]劉曉.學(xué)科專業(yè)建設(shè)與人才培養(yǎng)適應(yīng)經(jīng)濟(jì)社會(huì)發(fā)展問題的探索與思考――以學(xué)科群對(duì)接產(chǎn)業(yè)集群的平臺(tái)創(chuàng)新為例[J].陜西教育（高教），2014，（10）.
【關(guān)鍵詞】分段式電流舵 數(shù)模轉(zhuǎn)換器 共源共柵電流源 SFDR
1 引言
隨著數(shù)字技術(shù)和數(shù)字計(jì)算機(jī)的發(fā)展，數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)（即DAC）成為了現(xiàn)代集成電路設(shè)計(jì)的重要部分。DAC不僅在整個(gè)數(shù)字和模擬系統(tǒng)的接口電路中起到了關(guān)鍵的作用，同時(shí)也是信號(hào)處理系統(tǒng)的重要組成部分，長(zhǎng)期以來在圖像處理、通訊、衛(wèi)星、測(cè)控系統(tǒng)以及軍事雷達(dá)信號(hào)檢測(cè)等不同領(lǐng)域有著廣泛的應(yīng)用，其中應(yīng)用在通訊領(lǐng)域的DAC通常要求其量化精度高于10bit，采樣速度超過100MS/s。DAC的功能就是把離散的數(shù)字信號(hào)量轉(zhuǎn)化成連續(xù)的模擬信號(hào)量，而轉(zhuǎn)換是線性的。若DAC的輸入N為為數(shù)字信號(hào)量D，bi為0或者1，則D的二進(jìn)制加權(quán)可以表示為：
D=b12-1+b22-2+…+bn2-N
（1）
通常DAC的輸出可以選擇電壓或者電流，以電壓輸出為例，VREF代表參考電壓，則模擬輸出可以表示為：
（2）
公式（2）表明，模擬輸出量是將數(shù)字信號(hào)量按相應(yīng)的權(quán)重比例疊加而形成的，數(shù)字量的變化反映到模擬輸出，呈現(xiàn)出階躍量的變化，這樣就完成了數(shù)字信號(hào)到模擬信號(hào)的轉(zhuǎn)換功能。
2 DAC整體結(jié)構(gòu)介紹
在CMOS工藝中，電流舵DAC以電流源為基本單元，通常具有較高的轉(zhuǎn)換速率。按電流源權(quán)重可分為二進(jìn)制加權(quán)型DAC、溫度計(jì)碼型DAC和分段電流舵DAC。二進(jìn)制加權(quán)型轉(zhuǎn)換是通過對(duì)MOS管的寬長(zhǎng)比同比例的加權(quán)增大實(shí)現(xiàn)的。溫度計(jì)型電流舵DAC是通過譯碼器將輸入數(shù)字信號(hào)轉(zhuǎn)換成溫度計(jì)碼，然后控制電流源是否導(dǎo)通。電流源大小是相等的，隨著開關(guān)導(dǎo)通個(gè)數(shù)來決定電流源的輸出大小。因此，溫度計(jì)碼DAC對(duì)單位電流源的匹配要求很低，對(duì)于12位的溫度計(jì)碼DAC若只有50%的匹配精度，DNL（微分線性度）會(huì)小于0.5LSB，并不會(huì)損壞DAC的線性度。若12位DAC都采用溫度計(jì)碼則要4096個(gè)單位電流源，版圖會(huì)占用很大的面積而且譯碼過程會(huì)很復(fù)雜，在設(shè)計(jì)中是不可取的。綜合考慮面積、DNL、INL的關(guān)系，決定采用6+2+4的分段方式，如圖 1。
數(shù)字信號(hào)輸入到寄存器同步，然后按位分別譯碼，低四位進(jìn)行二進(jìn)制譯碼，中二位和高六位進(jìn)行溫度計(jì)譯碼，再利用譯碼結(jié)果控制電流源開關(guān)是否選通，最后將這些電流相加之和接入負(fù)載，實(shí)現(xiàn)數(shù)模轉(zhuǎn)換功能。4個(gè)二進(jìn)制權(quán)重電流源的電流分別為1LSB、2LSB、4LSB、8LSB，中二位溫度計(jì)碼電流源的電流為3個(gè)16LSB，高六位溫度計(jì)碼電流源電流為63個(gè)64LSB，由于滿偏電流為20mA，因此最小位權(quán)電流源大小為：1LSB=5mA/4096=4.88μA。
3 DAC中關(guān)鍵模塊的設(shè)計(jì)
3.1 限幅電路的設(shè)計(jì)
在圖2中，電流源開關(guān)需要考慮電荷饋通效應(yīng)、脈沖毛刺、開關(guān)共源節(jié)點(diǎn)隨輸入信號(hào)的調(diào)制等非理想因素。開關(guān)管子的大小、控制信號(hào)的波形比如信號(hào)的幅度、差分信號(hào)的交叉點(diǎn)等，這些都會(huì)影響開關(guān)特性并且會(huì)引入非線性誤差。
由于時(shí)鐘饋通效應(yīng)，毛刺對(duì)電流舵DAC的輸出有很大的影響。因?yàn)樾盘?hào)的擺幅決定了共源節(jié)點(diǎn)的電荷堆積，低擺幅的開關(guān)控制信號(hào)能降低電荷饋通效應(yīng)，因此我們可以通過限幅電路來減小開關(guān)控制信號(hào)的幅度和降低交叉點(diǎn)來抑制開關(guān)控制信號(hào)對(duì)共源節(jié)點(diǎn)的影響，降低交叉點(diǎn)可以保證兩個(gè)開關(guān)不同時(shí)關(guān)閉，這樣可以避免電流源進(jìn)入線性區(qū)，從線性區(qū)建立到飽和區(qū)是需要相對(duì)較長(zhǎng)的時(shí)間的。如圖2、圖3、圖4和圖5所示。
3.2 電流源的設(shè)計(jì)
根據(jù)電路知識(shí)我們得知理想電流源的輸出阻抗是無(wú)限大的，并且電流舵DAC單位電流源電路其輸出阻抗Rout與INL的關(guān)系如公式（3）所示。公式中RL為電流舵DAC的負(fù)載阻抗，Iunit為單位電流源電流，N為所有電流源的個(gè)數(shù)。
（3）
所以提高Rout的值是優(yōu)化電流舵DAC特性的重要手段。因此采用cascode電流源結(jié)構(gòu)（圖6）來提高電路的輸出阻抗Rout。
在圖6中，阻抗表達(dá)式可寫成：
Zimp=
= （4）
其中Msw為開關(guān)，Mcs為共源共柵管。電流舵型DAC的無(wú)雜散動(dòng)態(tài)范圍為
（5）
從公式（5）得知，SFDR主要取決于Zimp/ZL ，但是根據(jù)電路知識(shí)我們知道隨著信號(hào)頻率的增加，電流源的輸出阻抗會(huì)不斷減小，所以我們改變電流源在高頻下的輸出阻抗是設(shè)計(jì)的重點(diǎn)。由輸出阻抗和版圖面積的折衷考慮，最終選取1LSB單位電流源對(duì)應(yīng)的尺寸為Ms=8u/6u、Mcs=8u/0.5u及Msw= 300n/500n。在Cadence Specter下輸出阻抗Zimp的仿真結(jié)果如圖7。
在低頻情況下，輸出阻抗最高大約為138G歐姆。在信號(hào)頻率上升到100M赫茲時(shí)輸出阻抗就下降到了3.8M歐姆，當(dāng)信號(hào)頻率上升到200M赫茲時(shí)輸出阻抗就下降到了2M歐姆左右。從結(jié)果中我們可以看到本文設(shè)計(jì)的共源共柵電流源在200M高頻信號(hào)下依然有2M的輸出阻抗，滿足設(shè)計(jì)要求。
3.3 譯碼電路的設(shè)計(jì)
二進(jìn)制碼和溫度計(jì)碼各有自己的優(yōu)缺點(diǎn)，基于此我們采用6+4+2的分段結(jié)構(gòu)。低四位采用二進(jìn)制碼來選通不同權(quán)重的電流源，譯碼電路只需加buffer電路。中二位采用溫度計(jì)碼來選通3個(gè)16LSB的電流源，譯碼電路相對(duì)簡(jiǎn)單。高六位也采用溫度計(jì)碼來選通63個(gè)128LSB的電流源，但是這樣的譯碼電路相當(dāng)復(fù)雜，因此我們采用行列譯碼方法，高六位中的高三位為行碼，低三位為列碼，如圖8。
圖8中所示，譯碼電路最基本的結(jié)構(gòu)就是與門和或門，它包括了63個(gè)這樣的基本結(jié)構(gòu)，每個(gè)基本結(jié)構(gòu)都被COL[j]、ROW[i-1]和ROW[i]控制。如果數(shù)字碼的變化是依此變大，那么行列譯碼選通順序如圖9所示，黑色方塊代表選通邏輯，白色方塊代表未選通邏輯。這正是和溫度計(jì)碼有一樣的特性，即如果某一位是1，那么低于這位的所有位也會(huì)是1。
4 版圖布局
考慮到影響電流舵型DAC動(dòng)態(tài)、靜態(tài)特性的主要因素就是電流源陣列，因此我們要對(duì)電流源陣列做好物理層設(shè)計(jì)。
若單位電流源管的寬長(zhǎng)比為W/L，則電流源管產(chǎn)生的飽和電流為：
（6）
假設(shè)，根據(jù)梯度模型可知：
（7）
（8）
將公式（8）帶入公式（6），得：
（9）
由于隨機(jī)相對(duì)匹配誤差標(biāo)量可以采用面積來表征，即：
（10）
其中，與為工藝相關(guān)常數(shù)。絕對(duì)匹配誤差變量為
（11）
假設(shè)M個(gè)單位電流源組成電流陣列，則 ，根據(jù)（11）可知，相對(duì)匹配誤差為：
（12）
絕對(duì)匹配誤差為：
（13）
假設(shè)隨機(jī)匹配誤差是獨(dú)立變量，則
（14）
根據(jù)（13）和（14）可知，電流源不會(huì)隨隨機(jī)誤差增加匹配誤差，因此我們專注考慮梯度誤差即可。對(duì)此采用Q2 Random Walk的版圖布局方法能有效地減小電流源匹配誤差。
我們對(duì)電流源陣列版圖采用中心對(duì)稱Q2 Random Walk拓?fù)浞绞?，從而減小系統(tǒng)誤差。為了防止邊緣效應(yīng)及單位電流源的不匹配，在加一環(huán)偽電流源。我們采用的是6+2+4的分段方式，我們的版圖布局設(shè)計(jì)是針對(duì)MSB所實(shí)現(xiàn)的。圖10為高六位電流源陣列的布局圖，采用中心對(duì)稱的Q2Random Walk對(duì)策布局。MSB電流源陣列里有63個(gè)電流源和1個(gè)Dummy電流源總共64個(gè)電流源，每個(gè)電流源分為4個(gè)并聯(lián)的電流源Iunit，圖中的A、B、C、D四個(gè)區(qū)域每個(gè)都會(huì)隨機(jī)放置一個(gè)電流源Iunit，這樣每個(gè)區(qū)域都會(huì)放置來自64個(gè)不同電流源的Iunit，利用這種方法可以有效降低x和y方向的線性梯度誤差。
利用Cadence Virtuoso 工具繪制版圖，圖11為12位電流舵型DAC的整體版圖，版圖面積大約為2.25μm?。
5 電路的仿真結(jié)果
本論文在Cadence Specter仿真環(huán)境下進(jìn)行tt工藝角電路后仿真，仿真條件是電源電壓3.3V，滿偏電流20mV，負(fù)載電阻50Ω，輸出電壓范圍±1V，輸入正弦信號(hào)頻率0.999876 MHz，時(shí)鐘頻率200MHz，并對(duì)輸出波形每隔5ns采一次點(diǎn)，進(jìn)行FFT分析，得到的無(wú)雜散動(dòng)態(tài)范圍SFDR=77.5dB，如圖12所示。
6 結(jié)論
本論文設(shè)計(jì)的12位200MHz電流舵型DAC采用6+2+4分段譯碼方式，在SMIC 0.18μm工藝下，利用Cadence Specter仿真平臺(tái)后仿真SFDR超過77dB。
參 考 文 獻(xiàn)
[1]Li Ran，Zhao Qi，Yi Ting，etal.A 14-bit 2-GS/s DAC with SFDR>70dB up to 1-GHz in 65-nm COMS[C].IEEE 9th International Conference on ASIC， Xiamen，China，2011：500-503.
[2]Lin Chihung，VAN DER GOES F，WESTRA J，etal.A 12 bit 2.9GS/s DAC with IM3
[3]Van Der Plas，G.A.M.Vandenbussche， J.Sansen，W.Steyaert，M.S.J.Gielen， G.G.E.A 14-bit intrinsic accuracy Q 2 random walk CMOS DAC[J].Solid-State Circuits，1999，34（12）：1708-1718.
[4]Steyaert M，Sansen W.Static and Dynamic Performance Limitations for High Speed D/A Converters[M].The Springer International Series in Engineering and Computer Science， 2004，761：89-163.
[5]朱樟明，李亞妮，楊銀堂等.一種1.8V 10位120MS/s CMOS電流舵D/A轉(zhuǎn)換器IP核[J].半導(dǎo)體學(xué)報(bào)，2008，29（3）：588-592.
[6]Zhi kun Hao，Ling Yuan，Weining Ni，Yin Shi，Guofa Hao.A 10-bit CMOS 300 MHz Current-Steering D/A Converter// Circuits and Systems for Communications，2008.ICCSC 2008. 4th IEEE International Conference on.2008：303-306.
作者簡(jiǎn)介
魏淑華（1981-），女，山東省聊城市人?，F(xiàn)為北方工業(yè)大學(xué)微電子系講師。研究方向?yàn)榧呻娐吩O(shè)計(jì)與測(cè)試。