摘要:為了提高數(shù)據(jù)記錄器的傳輸速度,提出采用千兆以太網(wǎng)進(jìn)行數(shù)據(jù)通信。基于FPGA的以太網(wǎng)數(shù)據(jù)傳輸是目前應(yīng)用較為廣泛的一種傳輸手段,但大多數(shù)支持千兆以太網(wǎng)的物理芯片并未集成傳輸協(xié)議棧以及接口轉(zhuǎn)換模塊,導(dǎo)致其無(wú)法直接進(jìn)行數(shù)據(jù)傳輸,針對(duì)這一問(wèn)題,提出利用程序進(jìn)行IP核設(shè)計(jì)的解決方案,將以太網(wǎng)MAC層接口以及通信協(xié)議報(bào)頭封裝為可根據(jù)實(shí)際需求對(duì)UDP/IP協(xié)議棧進(jìn)行調(diào)整的可配置IP核。首先分模塊進(jìn)行流程介紹,之后對(duì)其進(jìn)行封裝設(shè)計(jì),最后進(jìn)行結(jié)果驗(yàn)證,經(jīng)驗(yàn)證此IP核速度可達(dá)到950Mbit/s,性能較佳。
注:因版權(quán)方要求,不能公開(kāi)全文,如需全文,請(qǐng)咨詢雜志社