摘要:為了獲得穩(wěn)定可靠的時鐘源,設(shè)計了一種合成時鐘源。通過FPGA產(chǎn)生控制信號,結(jié)合硬件電路和軟件設(shè)計,控制ADF4360-9時鐘芯片輸出,得到穩(wěn)定的時鐘模塊。ModelSim軟件測試結(jié)果表明了程序時序的正確性,且實際測試的相位噪聲與仿真的相位噪聲基本一致,本時鐘源相位噪聲理想,穩(wěn)定可靠。
注:因版權(quán)方要求,不能公開全文,如需全文,請咨詢雜志社
熱門期刊
期刊名稱:桂林電子科技大學(xué)學(xué)報
桂林電子科技大學(xué)學(xué)報緊跟學(xué)術(shù)前沿,緊貼讀者,國內(nèi)刊號為:45-1351/TN。堅持指導(dǎo)性與實用性相結(jié)合的原則,創(chuàng)辦于1981年,雜志在全國同類期刊中發(fā)行數(shù)量名列前茅。